发布时间 : 星期三 文章非接触式智能IC卡中英文资料对照外文翻译文献综述更新完毕开始阅读f773eeec28ea81c759f57835
部天线的变压器。这种复原的电力是稳定的，供应整个芯片：异步单片机和一个连接射频模块与异步电路的同步专用接口。
一个由微控制器控制的可接收信号驱动这个接口。在接收模式下，射频接口解调发送给读者的数据。在发射模式下，数据被发送给使用负载调制的读者。这个系统兼容ISO14443-B[10]。
当智能卡被插入阅读器槽中,一旦稳定供应达到足够的水平,射频接口激活重置。单片机执行包括ROM的引导程序包，然后等待来自读者的数据。读者与智能卡之间的通信在功能上是异步的。结合的信号,启动和停止位(读者与芯片的通信是一种以开始和停止位的异步模式),封装传输字节实现了一半双通信。
A 模拟块的设计
由于没有联系,通过读者发射的射频信号来恢复权力和数据。模拟块负责 1)驱动芯片;
2)调制/解调读者发送的或接收的数据; 3)恢复应用于同步/异步接口的时钟。
与其他的非接触式技术[7]相比,卡被插入一个插槽中,这确保距离芯片读者保持不变和变小:在不同的毫米距离内。这增强了芯片上的线圈的集成。然后,非常良好的恢复电压功率的监管是没有必要,因为它是如此的非接触式智能卡，运行于―触摸和基础‖。电源管理和模拟块电路的设计是相对的简化。射频前端的方框图如图2。它由以下几个部分构建。
1）完整的波整流器(FWR)是一座由nMOS和pMOS晶体管组成的桥。EMF的感应芯片上的天线被应用于FWR输入。负极的输出连接到体积与正极的输出连接到一个500pF平滑电容器。这能给芯片提供无规则的电压。
图2 射频前端框图
2）时钟恢复模块从射频载波信号中提取13.56MHz时钟。为了这个目的,施密特触发器的输入连接到两个天线终端的一端。
3)加电探测器。这个模块由一个参考电压源,比较器和过滤器，用于抵制寄生调制。当达到给定水平，它会引发重置。
4)由于来自读者芯片的NRZ编码传输，数据解调是基于NRV振幅转换的。通过检测的正电平和负电平的转换，数据解调提取混合NRZ的数据。这两个的输出驱动RS门闩的输入，使数据可用于接口。
5)负载调制器是建立一个电阻器(Rmod,见图3)，通过一个nMOS晶体管组成的开关控制数据发送给读者。它包括振幅调制的电感天线。在排放中,调制器已经以调整功率吸收847千赫芯片BPSK节奏。这由一位调制（NRV）组成。这包括EMF的读者电磁阀。EMF值是相互电感和载波频率。
?V?2?*F*M*?I2
13
6)当前生成器关联到一个用于实现功率调节的齐纳二极管。
图3 电源管理
当单片机运行时，我们希望将信息传播给读者,由于负载调制被使用,必须注意到诱发电流变化的单片机的动态电流消耗,然后打断通信。防止这种现象的发生,一个恒流源用来与2-V分流稳压器一起的逻辑。恒电流发生器被设计用来提供逻辑部分所需的最大电流。这种机制确保恒定电流NRV,因此避免了寄生负载调制,可以由软件运行在单片机上(图4)。
在该原型中,当前的发电机的设计是为实现15mA，该电流用于提供单片机和外部的非易失性内存，包扩一个正在开发的论证。
Fig 4.VDD and I(NRV)versus I(load).
B .同步/异步接口
接口框图如图5。它由一个护栏,一块BPSK调制器和来自外部的读者和微控制器的格式化数据模块。
RF 13.56MHz被恢复和分裂，用于提供用于时钟接口的847KHz信号。就RF接口方面而言,字节以启动和停止位的方式被封装,然后按顺序发出或接收847KHz/s。就单片机而言,异步四段协议被使用(8位数据、请求和承认的信号)，用来控制数据交换与QDI异步微控制器。这个接口实现了两种类型的转换:协议转换和串行或并行的或并行/连环转换。它被设计成一个同步的有限状态机,因此，通过抽样时异步控制信号P5req和P4ack，做出一些时间的假设。当一个数据必须通过卡发送时,REN
14
信号是禁用的单片机要求编写接口中断P5req信号。接口通过P5ack回答。一旦一个字节缓冲区为空时，四段握手协议完成两个归0段。当从读者那收到数据时,REN信号通过P4ack被驱使为高和单片机准备重新接收输入字节。当P4ack上升，一旦一个字节可用时，接口做出应答。握手就完成归0阶段。握手协议保证单片机和接口在发射和接收时能够接受和传递一个字节。因此,只要接口并没有赋予请求，单片机将闲置。执行程序将恢复到数据字节最后发送或接收时的状态。一个1字节缓冲区允许单片机和接口中并发地运行。如果单片机不能及时读传入的字节，失败可能会发生在接收时。在这种情况下,接口重写未读的字节。这种类型的通信失败可以通过使用软件错误检查来解决。
CLK(13.56MHz) RESET分配器 P4(7..0)CLK847 P5(7..0)P4_REQ P4_ACQREN P5_REQ P5_ACQ DATA_in格式化BPSK调制器 DATA_out
图5 接口框图
C. QDI异步的8位微控制器
异步的8位微控制器的QDI是CISC机,基于一个专用的―豪华‖微结构(图6)。为了C编译器设计的方便和有限内存的访问,我们决定将两种不同的寄存器文件：用于数据的8位寄存器和8个用于
指针(包括程序计数器和堆栈指针)的16位寄存器。特定的算术单元与相关各注册文件启用并发送计算的数据和地址。一个专门的部门负责管理标准状态位Z,N,V,C .周边单元也包括支持六个8位并行端口(一个输入,四个输出,而1双向用来控制外部闪存和同步/异步接口)和四个串行链接(使用符合我们的高性能异步Aspro RISC处理器[4])的两阶段延迟不敏感协议。此外,在单片机集成16 kB的RAM和2 kB ROM。
15
图6 微控制器结构图
ROM包括一个Built-In-Self-Test(BIST)程序,该程序根据启动模式选择(8模式是可用的)执行重置。这是一个350汇编指令，执行一个stuck-at-fault常规测试,在一个的平行端口报道中自测进步。QDI异步逻辑使用的是自测模式 ,因为一个断层对任何输入将导致一个永远停止的握手(无―过早射击‖[2])。因此,BIST程序将不会产生一个完整的信号。
指令系统
被命名的8个8位数据寄存器R0到R7，8个16位索引寄存器I0 到I7，I6和I7分别是堆栈指针和程序计数器。该控制器实现共同的算术和逻辑指令。所有指令都是一个字的编码（16位）。四个基本寻址模式（立即寄存器，同排量的索引，索引后递增或预减），它可以和数据或索引寄存器操作数一起使用。最后，该控制器将实现一个可屏蔽中断机制和―等待中断‖指令（WFI）。表I总结了指令集，请注意―复制‖（CP）和―普赫与负荷‖（PL）指令。是目前正在开发中的一个完整的软件开发工具套件，包括一个―C‖编译器，汇编器，链接器和模拟器。
表 I
云母微控制器的指令集 算术/逻辑 寄存器 Add,Addc,Sub,Subb,Inc,Dec,Neg And,Or,Xor,Not,Cbn(Clear bit n),Tbn(test bit n) Rol,Ror,Rcl,Rcr(rotate without and with carry) Shl,Shr,Shrs(shift left,shift right,unsigned and signed) Index Addx,Subx 负载/存储 寄存器 Ld,Ldp,Stp(load,store peripheral),St Cp(copy from memory to memory is available) Pl(push&load) Psh,Pshsr(push,push status register),Pop Index Pshx,Popx 控制流 杂项 Rti,Rts,Jmp,Jsr Bcc,Bsrcc,(cc=a,eq,ne,cc,cs,I,Ie,Ite,g,ge,gt,gte,ve,vs) Nop,Wfi,Eint,Dint(enable and disable interrupt)
架构设计
16