发布时间 : 星期一 文章计算机组成原理前3章课后习题参考答案-更新完毕开始阅读ead57cc5876fb84ae45c3b3567ec102de3bddf22
5、要求用256K×16位SRAM芯片设计1024K×32位的存储器。SRAM芯片有两个控制端：当CS’有效时，该片选中。当W’/R=1时执行读操作，当W’/R=0时执行写操作。
解：共需SRAM芯片1024K×32/256K×16=8片，可先用2片256K×16位的SRAM芯片用于位扩展构成256K×32位存储器，然后再用4组256K×32位存储器用于字扩展构成1024K×32位存储器，该存储器的组成逻辑框图如下所示。
其中，256K×32位的存储器的组成逻辑框图如下所示。
6、用32K×8位的E2PROM芯片组成128K×16位的只读存储器，试问： （1）数据寄存器多少位？（16位） （2）地址寄存器多少位？（17位）
（3）共需多少个E2PROM芯片？（128K×16/32K×8=8个） （4）画出此存储器组成框图。
解：可先用2片32K×8位的E2PROM芯片用于位扩展构成32K×16位存储器，然
后再用4组32K×16位存储器用于字扩展构成128K×16位存储器，该存储器的组成逻辑框图如下所示。
其中，32K×16位的存储器的组成逻辑框图如下所示。
7、某机器中，已知配有一个地址空间为0000H~3FFFH的ROM区域。现在再用一个RAM芯片（8K×8）形成40K×16位的RAM区域，起始地址为6000H。假设RAM芯片有CS’和WE’信号控制端。CPU的地址总线为A15~A0，数据总线为D15~D0，控制信号为R/W（读/写），MREQ’（访存），要求： （1）画出地址译码方案。 （2）将ROM和RAM同CPU连接。
解：RAM区域共需RAM芯片40K×16/8K×8=10片，可先用2片8K×8位的RAM芯片用于位扩展构成8K×16位存储器，然后再用5组8K×16位存储器用于字扩展构成40K×16位存储器，该存储器的组成逻辑框图可参照5、6题。
（A）为了将ROM和RAM同CPU连接，需先将十六进制地址转换为二进制地址码，并确定ROM容量，以及观察ROM和RAM地址码的特点。 A15~A12 0000 ... 0011 0100 ... 0101 0110 ... 0111 A11~A8 0000 ... 1111 0000 ... 1111 0000 ... 1111 A7~A4 0000 ... 1111 0000 ... 1111 0000 ... 1111 A3~A0 0000 ... 1111 0000 ... 1111 0000 ... 1111 RAM(0),8K×16 2片8K×8位扩展 1000 ... 1001 0000 ... 1111 0000 ... 1111 0000 ... 1111 RAM(1),8K×16 2片8K×8位扩展 1010 ... 1011 0000 ... 1111 0000 ... 1111 0000 ... 1111 RAM(2),8K×16 2片8K×8位扩展 1100 0000 0000 0000 RAM(3),8K×1空区域 说明 ROM，16K×16 ... 1101 ... 1111 ... 1111 ... 1111 6 2片8K×8位扩展 1110 ... 1111 0000 ... 1111 0000 ... 1111 0000 ... 1111 RAM(4),8K×16 2片8K×8位扩展 （B）分配CPU地址线：将CPU的低13位地址A12~A0与ROM和2片8K×8位RAM的地址线相连。剩下的高位地址A13~A15与访存信号共同产生芯片的片选信号。 （C）片选信号的形成：观察上面的地址码发现，当访存信号MREQ’=0，而且高位地址A13~A15为000（或001）、011、100、101、110、111时，分别选择ROM、RAM（0）、RAM（1）、RAM（2）、RAM（3）和RAM（4）芯片，故，可采用一个3-8译码器来实现上述片选关系，最后得ROM和RAM与CPU的连接如下图所示。
【说明】上图假设ROM区域由2片8K×16位芯片进行字扩展构成，若ROM区域由1片16K×16位芯片构成，则地址线连接会不同。
8、设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。求：顺序存储器和交叉存储器的带宽各是多少？ 解：假设连续读出m=8个字，则：
顺序存储器和交叉存储器的数据信息量为：q=8×64=512位