发布时间 : 星期二 文章电子科技大学空天学院试卷-数电 复试2012更新完毕开始阅读dfdefb5aed630b1c59eeb5a8
………电子科技大学空天院2012年研究生复试试卷
……
… （考试时间： 至 ，共 小时）
… … 效课程名称 考试日期 年 月 日 … … …大题 一 二 三 四 五 六 七 八 九 十 总成绩 … … 无 …成绩 … … … …一、 填空题（14*3，共42分）
题 …1、 (16.25)10 = ( )2 = ( )execss-3 …院…2、 (1010011)GRAY = ( )2
学……3、 X10 = ?19，则8位二进制补码 [X]补 =（ ），[-X]补 =（ ） 答 …4、 已知二进制数A的补码表示为11111001，二进制数B的反码表示为11010101，
… …则(A?B) 的8-bit补码为（ ），（ ）溢出（填有或无）。 … …内5、 如果F? ?D
A,B,C(1,3,6)，则F??A,B,C( ) =?A,B,C( ).
… …6、 F = ((A+B’)?(A’+C))’ ?A?C+B?C的反函数为F’ = ( ) … 名……7、 利用移位寄存器产生00010101序列，至少需要（ ）级触发器。
姓以8、 某存储器芯片的容量为32K*8位则其地址码有（ ）位。要构造64K*32位的存储器，
… …需要（ ）片这样的芯片。 … …9、 某模为32位的二进制减法计数器，初始状态为00000，则经过2012个有效计数脉冲后，
…计数器的状态为（ ）。
线 … … …二、 选择题（6*3，共18分）
… …1、 下列逻辑电路中，不是时序电路的有( )
封 …A.计数器
B.数据选择器
C.序列检测器
D.寄存器
… 号……2、已知输入A、B与其输出F, 若满足A=1, B=1时, F=0，则A , B与F之间的逻辑关系可能是（ ） 学…密A. 异或 B. 同或
C. 与非
D. 或非
……3、某集成电路芯片，查手册知其最大输出低电平VOLmax=0.4V, 最大输入低电平VILmax=0.8V, 最小输
…出高电平V…OHmin=2.6V, 最小输入高电平VIHmin=2.0V,则其高电平噪声容限等于（ ）。
……A. 0.4V B. 0.6V C. 1.6V D. 1.2V
……总共 页 第 页 4、下面逻辑函数中，没有冒险的是（ ）。
A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’
C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’ 5、在不影响逻辑功能的情况下，CMOS或非门的多余输入端可（ ）
A. 接高电平
B.接低电平
C.悬空
D.通过电阻接电源
6、用n个触发器构成计数器，可得到最大计数长度是（ ）。
A.n
B.2n
C.2n
D.2n-1
三、 逻辑函数化简（共10分）
利用卡诺图法化简Y(A,B,C,D)??m(0,1,4,6,9,13)??d(2,3,5,11,15)，
写出最简积之和表达式。四、 组合电路分析（共20分）
分析下面4选1多路复用器和异或门构成的电路，写出F对应的真值表和对应的最简逻辑表达式。
AA0BA1D0D1YFCD21D30EN
五、 组合设计（共35分）
1、利用一片4-bit加法器和必要的门，实现将余3码转换成BCD码的转换电路。（15分） 2、利用一片74X138和一个8输入与非门实现逻辑函数F(ABCD)=∑(1,4,5,8,9,13）。（20分）
总共 页 第 页
六、 时序分析（共20分）
分析下图中的时钟同步状态机，写出激励方程、状态方程和输出方程，列出状态转移/输出表。（状态Q2Q1Q0=000~111使用状态名A~H）
七、 时序设计（共55分）
1、用D触发器设计一个时钟同步状态机，其状态/输出表和状态分配如下图所示，填写状态转移输出表，写出相应的激励方程和输出方程。（20分）
状态分配 状态/输出表
状态转移/输出表 X S X Q2 Q1 S 0 1 0 1 0 0 A D, 1 B, 0 0 1 B A, 0 C, 0 1 0 C B, 0 D, 0 1 1
D C, 0
A, 1
S*，Z
2、设计一个序列检测器，当输入端X连续出现0011或1100时输出Z=1，否则Z=0；两种数据序列可重叠检测（如下表所示）。请为该电路构造状态图或状态表。（15分）
For example:
X： 0 0 1 1 0 0 0 1 0 0 1 1 0 1 1 0 0 0 0 Z： 0 0 0
1
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
3、用一片4位二进制计数器74X163和必要的门，设计一个模10的计数器电路，要求计数序列为余3码。（20）
Function table for a 74X163 Inputs Current State Next state Output CLR_L LD_L ENT ENP QD QC QB QA QD* QC* QB* QA* RCO 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X D C B A 0 1 1 0 X X X X X QD QC QB QA 0 1 1 X 0 X X X X QD QC QB QA 0 1 1 1 1 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 1 0 0 1 0 0 1 1 1 1 …………. ………….. 0 1 1 1 1 1 1 1 1 0 0 0 0 1