发布时间 : 星期一 文章微机原理与接口技术（苏大版）课后答案更新完毕开始阅读c67d1d4a852458fb770b56ab
习 题
习题三
3．1 8086 CPU有多少根数据线和地址线？它能寻址多少内存单元和I/O端口？
8088 CPU又有多少根数据线和地址线？为什么要设计8088 CPU？ 解：16，20，1M
8，20，为了方便与８位外部接口或设备相连。
3．2 8086 CPU按功能可以分为哪两大部分？它们各自的主要功能是什么？
解：8086微处理器从功能结构上可以划分为执行部件EU(Execution Unit)和总线接口部件BIU (Bus Interface Unit)两大部分.
总线接口部件具有下列功能：物理地址的形成、预取指令、指令队列排队、读/写操作数和总线控制。 指令执行部件的功能是进行指令译码并执行指令。
3．3 什么是微处理器的并行操作功能？8086 CPU是否具有并行操作功能？
在什么情况下8086的执行单元EU才需要等待总线接口单元BIU提取指令？ 解：并行操作是同时完成取指/操作数和执行指令操作,有。
在遇到系统复位或执行转移指令等特殊情况，指令队列被刷新时，EU才需要等待BIU进行取指操作。或者在EU需要操作数而BIU正忙时， EU需要等待BIU执行完当前的操作，再去取操作数，等到EU得到操作数以后，才能进行这条指令的执行操作。
3．4 逻辑地址和物理地址有何区别？段加偏移的基本含义是什么？
解：逻辑地址也称相对地址或虚拟地址，它是目标程序中的地址。物理地址也称绝对地址或实地址，它是物理存贮器的单元地址。物理地址＝段基地址×16＋偏移地址。 3．5 基址指针BP和堆栈指针SP在使用中有何区别？
解：BP则是用来存放位于堆栈段中的一个数据区基址的偏移地址的，称作基址指针寄存器。SP给出栈顶的偏移地址，称为堆栈指针寄存器。
3．6 段地址和段起始地址是否相同？两者是什么关系？
解：段地址为段的起始单元的物理地址（低4位一般为0）除以16的结果。 段起始地址为段的起始单元的物理地址，它必须能被16整除。 段地址＝段起始地址／１６
3．7 8086 CPU一般使用哪个寄存器来保存计数值？
解：CX
3．8 寄存器IP的用途是什么？它提供的是什么信息？
解：用于微处理器在程序中顺序寻址代码段中的下一条指令。
给出接着要执行的指令在代码段中的偏移。
3．9寄存器FLAGES的用途是什么？它提供的是什么信息？
解：反映处理器的状态和运算结果的某些特征。
进位标志，零标志，符号标志，溢出标志，奇偶标志，辅助进位标志，方向标志，中断允许标志，
追踪标志
3．10 对于数字0，对应的零标志是否为1？
解：不是，零标志是用于反映运算结果的。
3．11 在实模式下，对于如下段寄存器内容，写出相应的段起始地址和结束地址：
（1） 1000H
（2） 1234H
第 1 页 共 54 页
文件名：微机原理与接口技术习题
错误！未指定书签。与接口技术
（3） E000H
（4） AB00H
解：(1)10000H~1FFFFH
(3)E0000H~EFFFFH
(2)12340H~2233FH (4)AB000H~BAFFFH
3．12 在实模式下，对于如下的CS：IP组合，写出相应的存储器地址：
（1） 1000H：2000H （3） 1A00H：E000H
（2） 2400H：1A00H （4） 3456H：AB00H (3)28000H
(4)3E060H
解：(1)12000H (2)25A00H
3．13 什么是总线周期？微处理器在什么情况下才执行总线周期？
解：把执行外部总线对存储器或I／O端口进行一次信息的输入或输出所需要的时间 称为总线周期。
①在指令的执行过程中，根据指令的需要，由执行单元EU，请求BIU执行一个总线周期。 ②当指令队列寄存器已经空出两个字节，BIU必须填写指令队列的时候。 3．14 一个基本的总线周期由几个状态组成？在什么情况下需要插入等待状态？
解：至少由４个状态组成，分别 成为T1,T2,T3,T4. 在总线周期的T3和T4之间插入一些必要的等待状态
3．15 什么叫做非规则字？微处理器对非规则字的存取是如何进行的？
解：其低位字节可从奇数地址开始，这种方式为非规则存放，这种存放的宇为非规则字
若存放的数据为8位，则将它们按顺序进行存放；若存入的数据为一个16位的字，则将字的最高字节存于高地址单元，低位字节存于低地址单元；若存放的数据为32位的双字（这通常是指地址指针数据），则将地址指针的偏移量（字）存于低地址的字单元中，将地址指针的段基址（字）存于高地址的字单元中。对非规则字的存取需要两个总线周期。
3．16 什么是存储器的分体结构？用什么信号来实现对两个存储体的选择？
解：1M字节的存储空间分成两个512K字节的存储体，一个是偶数地址存储体，其数据线与系统总线高８位相连，用BHE=0作为选通信号；一个是奇数地址存储体。其数据总线与系统总线低８位相连，用A0=0作为选通信号
两个存储体采用字节交叉编址方式
3．17 为什么8086微处理器要采用分体结构？而8088微处理器不采用分体结构？
解：8086是16位数据总线，故在组织1MB的存储器时，被分成两个512KB的存储体，分别叫做高位库和低位库。高位库与8086数据总线中的D15～D8相连，库中每个单元的地址均为奇数；低位库与数据总线中的D7～D0相连，库中每个单元的地址均为偶数。
8088因为外中数据总线为8位，因此，它所对应的1MB的存储空间是一个不分高位库和低位库的单一存储体。
3．18 堆栈的深度由哪个寄存器确定？为什么一个堆栈的深度最大为64KB？
解：堆栈的深度由SP值决定，由于16位的SP=FFFFH可最大寻址64KB,故深度最大为64KB。 3．19 在实模式下，若SS=1000H，SP=2000H，AX=3000H，写出执行PUSH AX指令后SS、
SP和相应的堆栈中的内容。 解：SS=1000H SP=1FFEH
(2000H)=30H (1FFFH)=00H
3．20 在实模式下，若SS=2200H，SP=1100H，写出执行POP AX指令后SS、SP的内容。
解：SS=2200H SP=1102H 文件名：微机原理与接口技术习题
第 2 页 共 54 页
习 题
3．21 微处理器的￣￣和WR￣￣引脚信号各表示什么操作？RD
解：￣￣写控制WR,有效时，表示CPU正在写出数据给存储器或I/O端口
￣￣读控制RD,有效时，表示CPU正在从存储器或I/O端口读入数据
3．22 微处理器的ALE信号有什么作用？
解：地址锁存允许有效时，表示复用引脚：AD7～AD0和A19/S6～A16/S3正在传送地址信息 3．23 微处理器的DT/￣信号有什么作用？它在什么情况下被浮置为高阻状态？R
解：数据发送/接收,表明当前总线上数据的流向. 在DMA方式下，DT/￣被浮置为高阻状态R
3．24 8086系统的最小模式和最大模式的区别是什么？是由什么引脚的信号决定的？
解：工作在最小模式时，是一个单处理器系统，所有总线控制信号有CUP直接产生。
工作在最大模式时，系统中除了主CPU外，还有其他协处理器，是一个多处理器系统，这时CPU仅向总线控制器8288提供状态信号S2 S1 S0,,而由8288产生所有总线控制信号，以支持构成多处理器系统。
MN/MX
3．25 微处理器中为什么要使用堆栈这样的数据结构？
解：因为硬件和软件堆栈已经用于支持4个主要的计算领域：表达式计算，子程序返回地址存储，动态分配局部变量存储器和子程序参数传递。
习题四
4．1 简述存储介质和半导体存储器的基本分类情况。
解：存储器按存储介质分，有半导体存储器、磁存储器和光存储器。
半导体存储器按工作方式分，有随机存取存储器（RAM）和只读存储器（ROM）；RAM又可分为双极型半导体和单极MOS型；MOS型RAM还可以分为静态和动态的。ROM可分为掩膜ROM和可编程ROM，可编程ROM又分为可编程PROM，可擦除可编程EPROM和电可擦除可编程EEPROM。
4．2 简述静态RAM与动态RAM的区别与各自的优缺点。
解：静态RAM是靠双稳态触发器来记忆信息的；动态RAM是靠MOS电路中的栅极电容来记忆信息的。动态RAM需要设置刷新电路。但动态RAM比静态RAM集成度高、功耗低，从而成本也低，适于作大容量存储器。所以主内存通常采用动态RAM，而高速缓冲存储器（Cache）则使用静态RAM。 4．3 简述掩模ROM、PROM、EPROM和EEPROM的主要特点和应用场合。
解：MASK ROM价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合。
OTP ROM的价格适中，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。
EPROM的写入要用专用的编程器，并且往芯片中写内容时必须要加一定的编程电压。特点是具有可擦除功能，擦除后即可进行再编程，但是缺点是擦除需要使用紫外线照射一定的时间。
EEPROM的擦除不需要借助于其它设备，它是以电信号来修改其内容的，而且是以Byte为最小修改单位，不必将资料全部洗掉才能写入，彻底摆脱了EPROM Eraser和编程器的束缚。它的最大优点是可直接用电信号擦除，也可用电信号写入。
4．4 当前新型存储器都有哪些？今后的发展趋势如何？
文件名：微机原理与接口技术习题 第 3 页 共 54 页
错误！未指定书签。与接口技术
解：铁电存储器(FeRAM)，具有高速、高密度、低功耗和抗辐射等优点；磁性随机存储器(MRAM)；相变存储器(OUM)，优点在于产品体积较小、成本低、可直接写入(即在写入资料时不需要将原有资料抹除)和制造简单。
向更高密度、更大带宽、更低功耗、更短延迟时间、更低成本的主流DRAM技术方向发展。 4．5 存储器和CPU连接时应考虑哪几方面的问题？
解：存储器与CPU连接，要遵循三条总线对应连接的总原则，同时还要考虑：CPU总线的负载能力；CPU与存储器速度的配合问题；存储器的地址空间分配；读／写控制信号的连接；数据线的连接；地址线的连接与存储芯片片选信号的产生。
4．6 一片静态RAM芯片通常包含哪些引脚？这些引脚各起什么作用？
解：A0-A13是地址输入信号引脚；CS是芯片选择引脚；WE是写入启用引脚；Vcc是供电引脚；Din是数据输入引脚；Dout是数据输出引脚；GND是接地引脚。有的SRAM还有OE引脚，功能同WE引脚相对，它让SRAM知道要进行读取操作而不是写入操作。
4．7 下列存储器各需要多少条地址线和数据I/O线？
（1）1K×8 （3）16K×1
（2）4K×4 （4）256K×8
解：（1）10条地址线，8条数据线
（2）12条地址线，4条数据线 （3）14条地址线，1条数据线 （4）18条地址线，8条数据线
4．8 分别用1K×4位16K×1位芯片构成64K×8位的存储器，各需要多少片芯片？ 解：128；32
4．9 试为某8位微机系统设计一个具有16KB的ROM和48KB的RAM的存储器。ROM选用2716（2K*8），地址从0000H开始；RAM紧随其后，芯片采用6264（8K×8）。
文件名：微机原理与接口技术习题 第 4 页 共 54 页