发布时间 : 星期四 文章数电实验报告最终版更新完毕开始阅读c4dc0704a6c30c2259019ec0
E I 0 A1 ∮ 0 0 1 1 A2 ∮ 0 1 0 1 Q0 1 0 1 1 1 Q1 1 1 0 1 1 Q2 1 1 1 0 1 Q3 1 1 1 1 0
表中E为允许使能输入端，A1、A2为译码器输入，Q0、Q1、Q2、Q3分别为输出，∮是任意状态。
2-4译码器原理图
2-4译码器波形图
3、设计并实现一个4位二进制全加器
（1）二进制全加器原理：
两个n位二进制数相加的加法运算电路是由一个半加器和（n-1）个全加器组成。它把两个n位二进制数（A,B）分别作为输入信号。产生一个(n+1)位二进制数作它的和数（Cn-1,S）。一个n位二进制加法器的方框图如下图所示。图中A和B是用来相加的两个n位输入信号，Cn-1,Sn-1,Sn-2,……S2,S1,S0是它们的和数。在该电路中对A0和B0相加用一个半加器，对其它位都用全加器。如果需要，串接这些电路以扩充相加的为数，那么它的第一级也必须是全加器。下图表示用全加器实现的加法器电路。
Cn-1 Sn-1 Sn-2 S2 S1 S0 …… 二进制加 法器原理图 加 法 器 … … An An-1 A1 A0 Bn Bn-1 B1 B0 A输入信号 B输入信号
下面是全加器的n位二进制加法原理图：
Cn-1 Sn-1 Cn-2 Sn-2 C1 S1 C0 S0
C-1
Bn-1 Bn-2 B1 A1 B0 A0
（2）实验步骤：
①设计1位二进制全加器，其逻辑表达式如下： Sn=An○+Bn○+Cn-1 Cn=AnB0+Cn-1(An○+Bn)
An是被加数， Bn是加数，Sn是和数，Cn是向高位的进位，Cn-1是低位的进位。
② 利用1位二进制全加器构成一个4位二进制全加器，进行仿真。
设计的原理图如下：
编译，进行波形仿真，得到如下波形:
实验三 组合逻辑电路部件实验
一．
实验目的
1． 掌握逻辑电路设计的基本方法；
2． 掌握EDA软件工具MAX—PlusII的原理图输入方法 3 掌握MAX—PlusII的逻辑电路编译、波形仿真的方法
二．实验内容：
1.设计一个四选一的单元（数据选择器）电路
数据选择器又称输入多路选择器、多路开关。它的功能是在选择信号C1—Cm的控制下，从若干输入数据发（D1—Dn）中选择一路输入数据传送到唯一的公共数据通道上（输出）。 四选一数据选择器功能表
选通 选择信号 四路数据 输出 E 1 0 0 0 0 A1 ∮ 0 0 1 1 A0 ∮ 0 1 0 1 D ∮ D0—D3 D0—D3 D0—D3 D0—D3 F 0 D0 D1 D2 D3 5
表中E是电路选通使能端，A1、A0分别是选择信号端，D0、D1、D2、D3分别是四路数据，F是数据输出端。∮为任意状态。 AND4INPUTD3 VCC27AND46D2INPUTVCCOR42825D1INPUTVCCAND431298D0INPUTVCCAND43011A2INPUTVCCNOT12NOT1310A1INPUTVCC