发布时间 : 星期二 文章mc9s12dg128-A D 模块简介更新完毕开始阅读b7b92a39376baf1ffc4fad72
A/D转换模块介绍(mc9s12dg128)
1、A/D转换原理
A/D转换的过程是模拟信号依次通过取样、保持和量化、编码几个过程后转换为数字格式。 a)取样与保持
一般取样与保持过程是同时完成的，取样-保持电路的原理图如图16所示，由输入放大器A1、输出放大器A2、保持电容CH和电子开关S组成，要求 AV1 * AV2 = 1。原理是：当开关S闭合时，电路处于取样阶段，电容器充电，由于 AV1 * AV2 = 1，所以输出等于输入；当开关S断开时，由于A2输入阻抗较大而且开关理想，可认为CH没有放电回路，输出电压保持不变。
图16 取样-保持电路
取样-保持以均匀间隔对模拟信号进行抽样，并且在每个抽样运算后在足够的时间内保持抽样值恒定，以保证输出值可以被 A/D 转换器精确转换。 b)量化与编码
量化的方法，一般有舍尾取整法和四舍五入法，过程是先取顶量化单位Δ，量化单位取值越小，量化误差的绝对值就越小，具体过程在这里就不做介绍了。将量化后的结果用二进制码表示叫做编码。
2、A/D转换器的技术指标
a)分辨率
分辨率说明A/D转换器对输入信号的分辨能力，理论上，n位A/D转换器能区分的输入电压的最小值为满量程的1/2n 。也就是说，在参考电压一
定时，输出位数越多，量化单位就越小，分辨率就越高。S12的ATD模块中，若输出设置为8位的话，那么转换器能区分的输入信号最小电压为19.53mV。 b)转换时间
A/D转换器按其工作原理可以分为并联比较型（转换速度快ns级）、逐次逼近型（转换速度适中us级）、双积分型（速度慢抗干扰能力强）。
不同类型的转化的A/D转换器转换时间不尽相同，S12的ATD模块中，8位数字量转换时间仅有6us，10位数字量转换时间仅有7us。
S12内置了2组10位/8位的A/D模块：ATD0和ATD1，共有16个模拟量输入通道，属于逐次逼近型A/D转换器（这个转换过程与用天平称物的原理相似）。
1、功能结构图
图17 A/D 模块功能结构图
图17所示的是 A/D 模块的功能结构，这个功能模块被虚线划分成为图示所示的虚线所隔离的三个部分：IP 总线接口、转换模式控制/寄存器列表，自定义模拟量。
IP 总线接口负责该模块与总线的连接，实现 A/D 模块和通用 I/O 的目的， 还起到分频的作用；
转换模式控制寄存器列表中有控制该模块的所有的寄存器，执行左右对齐运 行和连续扫描。
自定义模拟量负责实现模拟量到数字量的转换。包括了执行一次简单转换所 需的模拟量和数字量。
2、 HCS12 中A/D转化模块特点
8/10 位精度；7 us, 10-位单次转换时间.；采样缓冲放大器；可编程采样时间； 左/右对齐, 有符号/无符号结果数据；外部触发控制；转换完成中断；模拟输入 8 通道复用；模拟/数字输入引脚复用；1 到 8 转换序列长度；连续转换模式；多通 道扫描方式。
ATD 模块有模拟量前端、模拟量转换、控制部分及结果存储等四部分组成。其中模拟前端包括多路转换开关、采样缓冲器、放大器等，结果存储部分主要有8个 16 位的存储器和反映工作状态的若干标志位。
A/D寄存器简介
1、ATD0控制寄存器2---ATD0CTL2
ATD0CTL2主要控制ATD0的启动、状态标志以及上电模式，对寄存器进行写操作时，将中断当前的转化过程。寄存器ATD0CTL2如图18所示：
图18 ATD0CTL2寄存器
ADPU：A/D 使能控制位，相当于一个开关，用来启动/禁止A/D转换
1 = A/D 模块上电 0 = 禁止 A/D，以减少功耗
AFFC：A/D 快速转换完成标志位清零
1 = 快速标志位清零顺序，每次读取结果寄存器自动清零 0 = 正常标志位清零顺序，需要软件方式对状态标志位清零 AWAI：A/D 等待模式
1 = 等待模式下，ATD继续运行
0 = 等待模式下，ATD停止运行，以降低功耗 ETRIGP、ETRIGLE、ETRIGE: 描述 ETRIGLE ETRIGP ETRIGE 忽略外部触发 x x 0 0 0 1 1 0 1 0 1 1 1 1 1 下降沿触发 上升沿触发 低电平触发 高电平触发 【注意】ETRIGE：外部触发使能控制位，该功能借助引脚AN7，当AN7接
收到外部触发时，启动A/D转换，否则不进行转换。0--忽略外部触发；1--有外部触发时开始转换，此时AN7不能用于A/D转换。 ASCIE：A/D 转化序列转换结束中断使能控制位 1 = 允许ATD转换序列转换结束后发生中断
0 = 禁止ATD 中断
ASCIF：A/D转换序列转换结束中断标志，只用于读。
1 = 发生中断 0 = 未发生中断
2、ATD0控制寄存器3---ATD0CTL3
ATD0CTL3主要控制结果寄存器的映射，设置转换序列的长度，还可以暂时冻结ATD0模块，尤其确定ATD0在BDM状态下的行为。寄存器ATD0CTL3如图19所示：
图19 ATD0CTL3寄存器
S1C、S2C、S4C、S8C：转换序列长度选择位控制位
【注意】ATD的每次启动要进行若干次扫描循环，每次扫描循环称为一个转换
序 列。
FIFO：结果寄存器 FIFO模式控制位，
1 = 结果寄存器映射到转换序列
0 = 结果寄存器没有映射到转换序列
1）当FIFO=0时，转换结果是存储在ATD0DR0-ATD0DR2中；当一个序列转换结束后，下一个转换序列的结果还是存储在这几个对应寄存器中。
（2）当FIFO=1时，第一次转换结果存储在ATD0DR0-ATD0DR2中；当一个序列转换结束后，下一个转换序列的结果是存储在紧接其后的几个对应寄存器中，循环存储（即存储到ATD0DR7后，返回ATD0DR0，再从ATD0DR0-ATD0DR7存储）。
FRZ0、FRZ1:背景调试冻结控制位 FRZ Response 00 01 Ignore IFREEZE(冻结模式下继续转换) Reserved(冻结模式下保留)