发布时间 : 星期一 文章集成电路制造技术原理与工艺[王蔚][习题答案(第2单元)更新完毕开始阅读b785ecf1ec630b1c59eef8c75fbfc77da369971a
第二单元习题解答
1. SiO2膜网络结构特点是什么？氧和杂质在SiO2网络结构中的作用和用途是什么？对SiO2膜性能有哪些影响？
二氧化硅的基本结构单元为Si-O四面体网络状结构，四面体中心为硅原子，四个顶角上为氧原子。对SiO2网络在结构上具备“长程无序、短程有序”的一类固态无定形体或玻璃体。半导体工艺中形成和利用的都是这种无定形的玻璃态SiO2。
氧在SiO2网络中起桥联氧原子或非桥联氧原子作用，桥联氧原子的数目越多，网络结合越紧密，反之则越疏松。在连接两个Si-O四面体之间的氧原子
掺入SiO2中的杂质，按它们在SiO2网络中所处的位置来说，基本上可以有两类：替代（位）式杂质或间隙式杂质。取代Si-O四面体中Si原子位置的杂质为替代（位）式杂质。这类杂质主要是ⅢA，ⅤA元素，如B、P等，这类杂质的特点是离子半径与Si原子的半径相接近或更小，在网络结构中能替代或占据Si原子位置，亦称为网络形成杂质。
由于它们的价电子数往往和硅不同，所以当其取代硅原子位置后，会使网络的结构和性质发生变化。如杂质磷进入二氧化硅构成的薄膜称为磷硅玻璃，记为PSG；杂质硼进入二氧化硅构成的薄膜称为硼硅玻璃，记为BSG。当它们替代硅原子的位置后，其配位数将发生改变。
具有较大离子半径的杂质进入SiO2网络只能占据网络中间隙孔（洞）位置，成为网络变形（改变）杂质，如Na、K、Ca、Ba、Pb等碱金属、碱土金属原子多是这类杂质。当网络改变杂质的氧化物进入SiO2后，将被电离并把氧离子交给网络，使网络产生更多的非桥联氧离子来代替原来的桥联氧离子，引起非桥联氧离子浓度增大而形成更多的孔洞，降低网络结构强度，降低熔点，以及引起其它性能变化。
2. 在SiO2系统中存在哪几种电荷？他们对器件性能有些什么影响？工艺上如何降低他们的密度？
在二氧化硅层中存在着与制备工艺有关的正电荷。在SiO2内和SiO2-Si界面上有四种类型的电荷：可动离子电荷：Qm；氧化层固定电荷：Qf；界面陷阱电荷：Qit ；氧化层陷阱电荷：QOt。这些正电荷将引起硅/二氧化硅界面p-硅的反型层，以及MOS器件阈值电压不稳定等现象，应尽量避免。
（1）可动离子电荷（Mobile ionic charge）Qm主要是Na+、K+、H+等荷正电的碱金属离子，这些离子在二氧化硅中都是网络修正杂质，为快扩散杂质，电荷密度在1010~1012/cm2。其中主要是Na+，因为在人体与环境中大量存在Na+，热氧化时容易发生Na+沾污。
Na+离子沾污往往是在SiO2层中造成正电荷的一个主要来源。这种正电荷将影响到SiO2
层下的硅的表面势，从而，SiO2层中Na+的运动及其数量的变化都将影响到器件的性能。进入氧化层中的Na+数量依赖于氧化过程中的清洁度。现在工艺水平已经能较好地控制Na+的沾污，保障MOS晶体管阈值电压VT的稳定。
存在于SiO2中的Na+，即使在低于200℃的温度下在氧化层中也具有很高的扩散系数。
word文档 可自由复制编辑
同时由于Na以离子的形态存在，其迁移(transport)能力因氧化层中存在电场而显著提高。为了降低Na+的沾污，可以在工艺过程中采取一些预防措施，包括：①使用含氯的氧化工艺；②用氯周期性地清洗管道、炉管和相关的容器；③使用超纯净的化学物质；④保证气体在传输过程的清洁。另外保证栅材料(通常是多晶硅)不受沾污也是很重要的。使用PSG和BPSG玻璃钝化可动离子，可以降低可动离子的影响。因为这些玻璃体能捕获可动离子。用等离子淀积氮化硅来封闭已经完成的芯片，氮化硅起阻挡层的作用，可以防止Na+、水汽等有害物的渗透。
（2）固定离子电荷（Fixed Oxide Charge）Qf，通常是带正电，但是在某些情况下也可能带负电，它的极性不随表面势和时间的变化而变化，所以叫它固定电荷。这种电荷是指位于距离Si-SiO2界面3nm的氧化层范围内的正电荷，又称界面电荷，是由氧化层中的缺陷引起的，电荷密度在l010~1012/cm-2。然而在超薄氧化层(＜3.0nm)中，电荷离界面更近，或者是分布于整个氧化层之中。
固定离子电荷的来源普遍认为是氧化层中过剩的硅离子，或者说是氧化层中的氧空位。由于氧离子带负电，氧空位具有正电中心的作用，所以氧化层中的固定电荷带正电。固定氧化层电荷的能级在硅的禁带以外，但在SiO2禁带中。
硅衬底晶向、氧化条件和退火温度的适当选择，可以使固定正电荷控制在较低的密度。同时降低氧化时氧的分压，也可减小过剩Si+的数量，有助于减小固定正电荷密度。另外，含氯氧化工艺也能降低固定正电荷的密度。
（3）界面陷阱电荷（Interface trapped charge）Qit，位于SiO2/Si界面上，电荷密度在1010/cm-2左右，是由能量处于硅禁带中、可以与价带或导带方便交换电荷的那些陷阱能级或电荷状态引起的。那些陷阱能级可以是施主或受主，也可以是少数载流子的产生和复合中心，包括起源于Si-SiO2界面结构缺陷（如硅表面的悬挂键）、氧化感生缺陷以及金属杂质和辐射等因素引起的其它缺陷。
通常可通过氧化后在低温、惰性气体中退火来降低Qit的浓度。在(100)的硅上进行干氧氧化后，Dit的值大约是10~10/cmeV，而且会随着氧化温度的升高而减少。
（4）氧化层陷阱电荷（Oxide trapped charge）Qot，它位于SiO2中和Si/SiO2界面附近，这种陷阱俘获电子或空穴后分别荷负电或正电，电荷密度在109~1013/cm2左右。这是由氧化层内的杂质或不饱和键捕捉到加工过程中产生的电子或空穴所引起的。在氧化层中有些缺陷能产生陷阱，如悬挂键、界面陷阱变形的Si-Si、Si-O键。
氧化层陷阱电荷的产生方式主要有电离辐射和热电子注入。减少电离辐射陷阱电荷的主要工艺方法有：①选择适当的氧化工艺条件以改善SiO2结构，使Si-O-Si键不易被打破。一般称之为抗辐照氧化最佳工艺条件，常用1000℃干氧氧化。②在惰性气体中进行低温退火(150~400℃)可以减少电离辐射陷阱。
111223. 欲对扩散的杂质起有效的屏蔽作用，对SiO2膜有何要求？工艺上如何控制氧化膜生长质量？
硅衬底上的SiO2若要能够当作掩膜来实现定域扩散的话，就应该要求杂质在SiO2层中的扩散深度xj小于SiO2本身的厚度xSiO2，即有
xj?xSiO2
实际上只有对那些DSiO2＜DSi，即
DSi?1的杂质，用SiO2膜掩蔽才有实用价值。 DSiO2word文档 可自由复制编辑
SiO2掩膜最小厚度确定 硅衬底上的SiO2要能够当作掩膜来实现定域扩散的话，只要
预生长的SiO2膜具有—定的厚度，同时杂质在衬底硅中的扩散系数DSi要xSiO2能满足条件：
远远大于其在SiO2中的扩散系数DSiO2（即DSi?DSiO2），而且SiO2表面杂质浓度（Cs）与SiO2-Si界面杂质浓度（CI）之比达到一定数值，可保证SiO2膜能起到有效的掩蔽作用。
若取
Cs?103，则所需氧化层的最小厚度为 CIxmin?4.6DSiO2t
4. 由热氧化机理解释干、湿氧速率相差很大这一现象
由二氧化硅基本结构单元可知，位于四面体中心的Si原子与四个顶角上的氧原子以共价键方式结合在一起，Si原子运动要打断四个Si-O键，而桥联O原子的运动只需打断二个Si-O键，非桥联氧原子只需打断一个Si-O键。因此，在SiO2网络结构中，O原子比Si原子更容易运动。氧原子离开其四面体位置运动后，生成氧空位。在热氧化过程中，氧离子或水分子能够在已生长的SiO2中扩散进入SiO2/Si界面，与Si原子反应生成新的SiO2网络结构，使SiO2膜不断增厚。与此相反，硅体内的Si原子则不容易挣脱Si共价键的束缚，也不容易在已生长的SiO2网络中移动。所以，在热氧化的过程中，氧化反应将在SiO2-Si界面处进行，而不发生在SiO2层的外表层，这一特性决定了热氧化的机理。
为了解释线性速率常数与硅表面晶向的关系，有人提出了一个模型。根据这个模型，在二氧化硅中的水分子和Si-SiO2界面的Si-Si键之间能直接发生反应。在这个界面上的所有的硅原子，一部分和上面的氧原子桥联，一部分和下面的Si原子桥联，这样氧化速率与晶向的关系就变成了氧化速率与氧化激活能和反应格点的浓度的关系了。在SiO2-Si界面上，任何一个时刻并不是处于不同位置的所有硅原子对氧化反应来说都是等效的，也就是说不是所有硅原子与水分子都能发生反应生成SiO2。
实验发现，在干氧氧化的气氛中，只要存在极小量的水汽，就会对氧化速率产生重要影响。对于硅的(100)晶面，在800℃的温度下进行干氧氧化时，当氧化剂气氛中的水汽含量小于1ppm时，氧化700分钟，氧化层厚度为300?；在同样条件下，水汽含量为25ppm时，氧化层厚度为370 ?。在上述实验中，为了准确控制水汽含量，氧气源是液态的；为了防止高温下水汽通过石英管壁进入氧化炉内，氧化石英管是双层的，并在两层中间通有高纯氮或氩，这样可以把通过外层石英管进入到夹层中的水汽及时排除。
5. 薄层氧化过程需注意哪些要求？ 现采用的工艺有哪些？
在ULSI中，MOS薄栅氧化层 (xSiO2?100A)制备应满足以下关键条件：
（1）低缺陷密度----以降低在低电场下的突然性失效次数；
（2）好的抗杂质扩散的势垒持性----对p+多晶硅栅的p-MOSFET特别重要；
（3）具有低的界面态密度和固定电荷的高质量的Si-SiO2界面----低的界面态密度可保证MOSFET有理想的开关特性；
（4）在热载流子应力和辐射条件下的稳定性----当MOSFET按比例减小时，沟道横向的高电场会使沟道载流子获得高能量，并产生热载流子效应，例如氧化层电荷陷阱和界面态。在热载流子应力和辐射条件（如反应离子刻蚀和X射线光刻工艺）下生产最小损伤的栅介质层；
word文档 可自由复制编辑
?
（5）工艺过程中具有较低的热开销（Thermal budget），以减少热扩散过程中的杂质再分布。
现采用的工艺分为四大类主流方法：（1）各种预氧化清洁工艺；（2）各种氧化工艺；（3）化学改善栅氧化层工艺；（4）沉积氧化层或叠层氧化硅作为栅介质。
6. 掺氯氧化为何对提高氧化层质量有作用？
HCl的氧化过程，实质上就是在热生长SiO2膜的同时，在SiO2中掺入一定数量的氯离子的过程。所掺入的氯离子主要分布在Si- SiO2界面附近100?左右处。氯在氧化膜中的行为是比较复杂的，从实验观察分析认为有以下几种情况：（1）氯是负离子，在氧化膜中集中必然造成负电荷中心，它与正电荷的离子起中和作用；（2）它能在氧化膜中形成某些陷阱态来俘获可动离子；（3）碱金属离子和重金属离子能与氯形成蒸气压高的氯化物而被除去；（4）在氧化膜中填补氧空位，与硅形成Si-Cl键或Si-O-Cl复合体，因此降低了固定正电荷密度和界面态密度(可使固定正电荷密度降低约一个数量级)。掺氯氧化同时减少固定电荷等氧化膜缺陷，提高氧化膜平均击穿电压，增加氧化速率，提高硅中少数载流子寿命等。
7. 热氧化法生长1000?厚的氧化层，工艺条件：1000℃，干氧氧化，无初始氧化层，试问氧化工艺需多长时间？
解： 氧化层生长厚度与生长时间之间的关系式为
xSiO22?AxSiO2?B(t??)
2?m已知??0，1000℃，干氧氧化查表4-2，可知A?0.165?m，B?1.95?10，
min?4xSiO2?0.1?m
所以 t?135.9min
8. 硅器件为避免芯片沾污，可否最后热氧化一层SiO2作为保护膜？为什么？
不可以。Si的热氧化是高温工艺，硅器件芯片完成后再进行高温工艺会因金属电极的氧化、杂质再分布等原因损害器件性能、甚至使其彻底实效。另外，热氧化需要消耗衬底硅，器件表面无硅位置生长不出氧化层。
9. 求下列条件下固溶度与扩散系数：①B在1050℃②P在950℃
203解： 固溶度可查图1-15得 ①B在1050℃近似为5?10atoms/cm
②P在950℃近似为8?10atoms/cm
203word文档 可自由复制编辑