发布时间 : 星期五 文章基于CCD图像采集系统毕业设计更新完毕开始阅读a1ef32b8951ea76e58fafab069dc5022aaea4607
能；IOC用于I/O引脚和内部逻辑结构的信号连接和接口匹配；GRP是芯片内部的连线资源，IOC到GLB以及GLB之间的信号连接都是通过它实现；ORP负责GRP输出信号到IOC的连接，利用它可以改变GLB输出线到引脚之间的连接，实行引脚定义功能，增加设计的灵活性。CPLD的电路设计图如图3-3所示。
图3-3 CPLD电路设计图
3.3 A/D模块
本系统采用AD公司的12位ADC芯片AD9225来进行信号采样。该芯片的采样速度可达25MSPS，功耗仅有280MW，采用单电源+5V供电；微分非线性误差为±0.4LSB，线性度很好；信噪比可达71dB，抗干扰能力强电路设计图如图3-4所示；另外，芯片内部已经集成了采样保持放大器和电压参考，这些都为设计使用带来了方便[10]。
图3-4 A/D 采样模块电路设计图
该芯片也允许选择使用外部的参考电平；芯片设计中采用了多级微分传递结构，并且还带有数字输出误差纠正体系，这些都确保了在高速情况下仍能提供12位的精确分辨率，同时在整个操作温度范围内杜绝丢码情况的发生。由一个单一的时钟输入来控制所有的内部转换的周期，使得整个转换过程严格按照时序进行。
CCD的输出波形是模拟电压信号，而A/D采样的功能就是把对应于CCD上，每个像素的模拟电压信号数字化。为了实现严格的采样对应关系，AD芯片的时序必须同CCD的时序相一致。
在CCD输出的信号送入A/D进行采样之前，为了保证信号的质量，将经过必要的低通滤波和放大环节，这些都是由专门用于测量的高质量的OP37放大器芯片来实现的。另外，为了系统调试的方便，特意在A/D输入之前加了另外一路专门用于测试的输入，用可调电阻得到一个介于0V和+5V之间的电压，这路输入可以用来测试A/D采样的线性度情况。
3.4 外部存储器模块
外部存储器模块包括一个用于存储系统上电初始化相关参数设置和程序的Flash存储器和一个用于暂存CCD所采集的图像数据的SRAM存储器。
3.4.1 Flash存储器
结合系统设计的具体需要，本文最终采用Microchip公司的24LC64芯片作为Flash存储器。该芯片采用8k×8bit的存储模式，是一款低电压、低功耗保存加200年，采用两线的串行接口总线，跟I2C总线兼容。
3.4.2 SRAM存储器
本系统采用Cypress公司的CY7C1463AV33芯片作为SRAM存储器。该芯片采用2M×18bit的存储模式，3.3V供电，可以支持高达133MHz的总线操作并且无总线延迟，具有低功耗休眠模式[11]。本系统中的面阵CCD所采集的一幅图像的数据规格为1M×12bit，所以采用该SRAM存储器完全可以满足图像暂存的需要。该芯片的电路设计图如图3-5所示。
CY7C1463AV33芯片的各个操作：
1．CE1，CE2，CE3是芯片使能控制端； 2．ZZ是睡眠模式控制端；
3．ADV/LD是地址连续或者重新装入控制端； 4．WE是写操作使能控制端； 6．OE是输出使能控制端； 7．CEN是时钟使能控制端； 8．CLK是时钟输入端 。
图3-5 SRAM存储器电路设计图
3.5 USB数据传输部分
3.5.1 USB芯片的选型
进行USB设备的开发时，首先要选定一款合适的USB接口芯片。正确的选择USB芯片，可以在大大地缩短产品的开发周期。对于芯片的选择主要可以从下面几个方面来考虑[12]：
1．USB芯片的传输速率
在选择芯片时并不是传输速率越快越好，因为芯片的传输速率越快，价格也就越高。另外，若选择芯片的传输速率过高会占用USB总线的带宽，从而造成对总线带宽的浪费，也会影响连接到主机上的其它USB设备的传输速度。因此，在选择芯片时应当根据具体的应用所需要的传输速率来做选择，做到量体裁衣。
2．USB芯片的硬件资源
不同的USB芯片提供的硬件资源不同。有的USB芯片内部带有MCU，有的芯片则必须在外面加MCU；不同的芯片片内的存储器容量、I/0口类型和数量也不一样。
3．USB芯片的功耗
功耗对很多设备来说都是一个值得注意的问题。如果设备的功耗低，那么就可以采取总线供电的方式，这样就可以省去外置电源。
4．USB芯片的开发工具包
在设计开发过程中，良好的开发工具包可以在很大程度上方便系统的软硬件调试，加快系统的开发进度，缩短开发时间。有的工具包还提供了芯片的固
件的范例、设备驱动程序和应用程序源代码，使开发人员能更快更方便地对系统进行开发。
5．USB芯片的价格
为节约成本，要尽量选择性价比高的芯片。
对于本系统的设计，由于图像的数据量很大，要进行图像数据的传输必须使用480Mbps的高速传输才能满足要求，所以要选择能够支持高速传输的USB芯片。在硬件资源上，选择了带有MCU的USB芯片，较大的存储器也可以方便系统的开发。本文所选择的芯片CY7C68013，完全符合 传输速度和硬件资源上的要求。另外，CY7C68013的开发工具包提供了丰富的固件程序源代码，并且其指令与8051系列单片机兼容，可以使用Keilc对固件进行开发，使开发变得非常方便。工具包还提供了驱动程序源代码、应用程序源代码以及调试软件，可以为开发提供了很好的参考。CY7C68013的价格适中，不会过多的增加开发成本。
3.5.2 模块电路设计
CY7C680l3是Cypress公司推出的EZ-USB FX2系列产品之一，其电路设计图如图3-6所示。Cypress公司的EZ-USB FX2系列产品是世界上第一款支持USB2.0协议的微控制器。它支持12Mbps的全速传输和480MbPs的高速传输，可使用全部的USB传输方式。CY7C68013内部集成了USB2.0收发器、智能串行引擎(SIE)、增强型8051控制器、通用可编程接口(GPIF)、8.5KB的RAM和4KB的FIFO存储器，具有很高的性价比。FXZ系列的独创性设计最大限度的满足了USB2.0的总线带宽，而它的内部使用的仍是低成本的8051控制器[13]。
图3-6 USB数据传输模块电路设计图
下面对CY7C68013芯片内的主要部分的简单介绍： 1．增强型8051内核
CY7C68013中的增强型8051与标准的8051相比，具有更快的速度、更强的功能，且其指令集和标准8051完全兼容；该内核的一个总线周期为4个时钟周期，而标准8051的一个总线周期由12个时钟周期组成；增强型8051的默认工作频率为48MHz，需要在芯片外部接24MHz晶振，经过内部振荡电路和锁相环(PLL)倍频电路，产生48MHz的时钟；CY7C68013内部8.5KB的RAM可以兼做程序存储器和数据存储器，增强型8051的固件代码就存储在该区域内；固件代码可以通过USB总线下载，也可以通过I2C总线从外部EEPROM下载。
2．智能串行引擎(SIE)
CY7C68013芯片内串行接口引擎负责完成USB协议的有关功能，包括数据的编解码、差错控制、位填充等。这样就将MCU(增强型8051)解放出来，从而简化了固件代码的开发。
3．通用可编程接口(GPIF)
在CY7C68013中还有一个通用可编程接口(GPIF)，它支持几乎所有通用的总线标准，可以由软件来编程输出读写控制波形。
4．FIFO
CY7C68013中有一个大小为4K的FIFO存储器，USB接口和外围电路直接共享这个FIFO存储器。图3-7为FIFO的传输模式示意图。从图中可以看出，与外围电路的数据传输可以在没有8051固件干涉的情况下完成，8051也可以通过FIFO或RAM的方式访问所传输的数据FIFO存储器与USB之间的传输是以数据包的形式实现的，而不是一次只传输1字节，这种处理被称为“量子FIFO”，它较好地解决了USB高速模式下的带宽问题，非常适合于大容量的数据传输。如果芯片钟频率为48MHz，使用FIFO存储器进行数据传输，最高速率可以达到96Mbyte/s。
图3-7 CY7C68013芯片的FIFO传输模式
特别是，CY7C68013的端点FIFO和Slave FIFO的缓冲区组合在一起，且每个缓冲去都可以设置多种缓冲以匹配器件间的速度差异，这样不仅节省了内部数据之间传递的时间也大大提高了主机与外设的速度。
3.6 接口部分
系统中CPLD和MCU的控制程序都是通过JTAG接口下载，电路设计时分别采用了单排8针底座和双排14针底座，可以方便的同它们各自的下载电缆相连，实现系统的在线编程。电路中还设计了一个双排14针接口，一个双排18针接口和一个双排20针接口作为测试接口，引出MCU，CPLD和A/D之间的重要信号，便于用示波器进行测试，也便于为其他部分提供相应的工作信号
[14]
。电路图如3-8所示。
图3-8接口模块电路设计图
3.7 抗干扰
高频会产生辐射和干扰，快的跳变沿会引起信号的反射和交叠，如果在设计时没有注意到这些，引起的噪声势必会严重影响系统的性能。即使干扰不能完全消除，也要尽量将其减少到最小。产生干扰的因素有如下几点：
1．电压
电源电压越高，意味着电压幅度越大而发射就更多，但是低电源电压又会影响敏感度。
2．接地
在电路设计中，接地问题十分重要。有三种信号接地的方法：单点、多点和混合。在频率低于1MHz时可以采用单点接地的方法；在高频应用中，最好采用多点接地法；混合接地是低频采用单点接地而高频采用多点接地的方法。地线的布局是关键的一步，高频数字电路和低频模拟电路的地回路不能混合。