发布时间 : 星期一 文章计算机组成原理复习题(含答案).更新完毕开始阅读87c8fae0d4bbfd0a79563c1ec5da50e2524dd160
（1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）； （4）相对寻址的位移量（十进制表示）。
2．一条双字长的取数指令（LDA）存于存储器的 100 和 101 单元，其中第一个字为操作码和寻址特征 M，第二个字为形式地址。假设 PC 当前值为 100，变址寄存器 XR的内容为 100，基址寄存器的内容为 200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器 AC 的内容。
800 300 600 500 700 200
3．某机器采用一地址格式的指令系统，允许直接和间接寻址。机器配备有如下硬件： ACC、MAR、MDR、PC、X、MQ、IR 以及变址寄存器 RX和基址寄存器 RB，均为 16 位。
（5 分）
（1）若采用单字长指令，共能完成 105 种操作，则指令可直接寻址的范围是多少？一 次间址的寻址范围是多少？画出其指令格式并说明各字段的含义。
（2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又是 多少？画出其指令格式并说明各字段的含义。
（3）若存储字长不变，可采用什么方法访问容量为 8MB 的主存？需增设那些硬件？
第八章
1. 某机有五个中断源，按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4，现要求优 先顺序改为 L4,L2,L3,L0,L1，写出各中断源的屏蔽字。
1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1
2. 设某机有四个中断源 A、B、C、D，其硬件排队优先次序为 A > B > C > D， 现要求将中断处理次序改为 D > A > C > B。 （1）写出每个中断源对应的屏蔽字。
（2）按下图时间轴给出的四个中断源的请求时刻，画出 CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为 20?s。
答：（1）在中断处理次序改为D > A > C > B后，每个中断源新的屏蔽字如表所示。（5
分）
（2）根据新的处理次序，CPU执行程序的轨迹如图所示（5分）
第九章
1． CPU结构如下图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他4
个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明4个寄存器的名称。
（2） 简述指令从主存取出送到控制器的数据通路。
（3） 简述数据在运算器和主存之间进行存取访问的数据通路
（1）a为MDR,b为IR,c为MAR,d为PC
(2) 取指令的数据通路：PC→MAR→MM→MDR→IR (3) 数据从主存取出的数据通路（设数据地址为X）X→MAR→MM→MDR→ALU→AC 数据存入主存的数据通路（设数据地址为Y）Y →MAR,AC→MDR→MM
2． 设CPU内部结构如图9.4所示，此外还设有B、C、D、E、H、L六个寄存器，它
们各自的输入和输出端都与内部总线相通，并分别受控制信号控制（如Bi为寄存器B的输入控制；Bo为寄存器B的输出控制）。要求从取指令开始，写出完成下列指令所需的全部微操作和控制信号。 （1）ADD B，C；((B)+(C) ?B) （2）SUB A，H；((AC)-(H) ?AC)
（3）寄存器间接寻址的无条件转移指令“JMP @ B”。 （4）间接寻址的存数指令“STA @ X”。