发布时间 : 星期一 文章数字逻辑电路综合练习题(1)考试保过更新完毕开始阅读706b7a2b647d27284b7351e6
输 入 I7 I6 I5 I4 I3 I2 I1 I0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 x 0 0 1 x x 0 1 x x x 1 x x x x 0 0 1 0 1 x 1 x x x x x x x x x x x x x x x x x 输 出 Y2 Y1 Y0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 26.基本R-S触发器的电路如图所示，写出特性方程并根据输入波形画出对应的输出Q波形。
解：波形如图所示。 基本RS触发器无 时钟脉冲限制，约束 条件为R+S=1
当不能满足约束条件时， 即R=S=0，Q=1。
27.分析如图所示逻辑电路图，画出状态图（按Q1 Q2排列，起始状态00），并说明为几进制计数器。 解：Q1n?1?D1?Q1nQ2n，Q2n?1?D2?Q1n
初始状态为：00，所以电路的状态转换图： 00→10→01→10→01，电路为2进制计数器。 11→11，所以电路不能自启动。
28.D/A转换器的最小分辨电压ULSB＝4mV，最大满刻度输出模拟电压Uom＝10V，求该转换器输入二进制数字量的位数至少需要几位。
9
解：图28所示的数据选择器74LS151构成的 逻辑电路为函数生成电路：
L(A,B,C)??m(5,6,7)
L(A,B,C)?AB?AC。
图28
26．根据题26图所示四选一数据选择器（MUX），写出输出Z的最简“与或”表达式。
解：Z(A,B,C)?A?B?AB?ABC?ABC
Z(A,B,C)?B?AC?AC Z(A,B,C)?B?A?C
27．已知CP波形，试画出题27图所示电路Q及Z端的波形（设触发器的初态为“0”）。
解：Qn?1?Qn
Z?Qn?CP
28．分析题28图所示的同步时序逻辑电路，试求： （1）电路的驱动方程； （2）电路的状态方程。
10
解：J1?Q2,K1?Q3，J2?Q1,K2?Q1
J3?Q2,K3?Q2，Q1n?1?Q2Q1n?Q3nQ1n，J2?Q1,K2?Q1
n?1nnnnnn?1nQ1n?1?Q2Q1n?Q3nQ1n，Q2?Q1nQ2n?Q1nQ2?Q1n， Q3?Q2Q3?Q2Q3?Q2
000→001→011→111→110→100→001电路实现五进制计数。 101→010→100
29．分析题29图所示的电路，试求： （1）说明图示电路完成的功能；
（2）画出电路中电容上的电压vc的波形。
(1)电路构成多谐振荡器，3端输出矩形波。
30．电路如题30图所示，3线—8线译码器的逻辑功能为： 当
Y1E2=
E3=0，E1=1时，电路处于工作状态，
Y0=
A2A1A0，
=A2A1A0，……Y6=
，Y7=A2A1A0。
A2A1A0写出图示电路输出L的 逻辑表达式，并化简为 最简与或表达式。
11
解：
L(A,B,C)??m(0,2,5,7)?AC?A?C
31、 可控进制计数器如图P8.9所示，分析在X=0，X=1时，各为几进制计数器。
X 1 R 0 D 1 D 2 D D D3 1 L C O D 40192 CP B D O CP CP Q 0 Q Q Q 3 U 1 2 & C O Q Q Q O 1 Q 3 2 R 0 D 1 D D D2 D 3 L D C O 40192 CP B D O CP CP Q 0 Q Q Q U1 2 3
C Q Q O Q 3 1 Q 2 O 图P8.9
图 P8.10
解：图31（a）所示电路为40192构成的反馈置数计数器。加法计数至1001 产生进位信号，为低电平有效，即刻产生置数。当x=0时置入的数据为0100。计数过程为：
0100→0101→0110→0111→1000→0100（1001），电路实现五进制计数器。
当x=1时置入的数据为0010。计数过程为：
0010→0011→0100→0101→0110→0111→1000→0010（1001），电路实现七进制计数器。
32、集成计数器40192芯片构成的逻辑电路如图P8.10所示，分析电路为几进制计数器。
解：图P8.10所示电路为40192构成的反馈清零计数器。加法计数至1001 产生进位信号，为高电平有效，即刻产生清零操作。计数过程为：
0000→0001→0010→0011→0100→0101→0110→0111→1000→
12