发布时间 : 星期六 文章第三章 存储系统更新完毕开始阅读661ffc714431b90d6c85c763
12、某机器字长为8位，试用以下所给芯片设计一个容量为10KB的存储器， 其中RAM为高8KB，ROM为低2KB，最低地址为0.选用的RAM芯片类型
为4K×8位，ROM芯片类型为2K×4位。回答一下问题：
1）RAM和ROM的地址范围分别是多少？
2）每种芯片各需多少片？
3）存储器的地址线、数据线各为多少根？
4）画出存储器的结构图及与CPU连接的示意图。
10、用64K位的DRAM芯片构成256×8位的存储器，假定芯片内部只有一个位平面。回答以下问题： 1）计算所需芯片数；
2）采用异步刷新方式，如果每单元刷新间隔不超过2ms，则刷新信号周期是多少？
3）如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？
11、用若干个容量为L×K的DRAM芯片，构成容量为M×N的存储器。回答以下问题：
1）需要多少块存储芯片？
2）存储器共有多少个片选信号。如何来实现？需要几位译码器 3）若采用自动刷新模式，刷新计数器的最大值是多少？
9
13、设有32片256K×1位的SRAM芯片。回答以下问题： 1）采用位扩展方法可以构成多大容量的存储器？
2）如果采用32位的字编址方式，该存储器需要多少地址线？
3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ、WE。
14、设有若干片256K×8位的SRAM芯片，回答以下问题：
1）采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？ 2）该存储器需要多少地址线？
3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ、WE。
10
15、设CPU共有16根地址线、8根数据线，并用MREQ作为访存控制信号（低电平有效），用WE作读写控制信号（高电平为读，低电平为写）。现有若干2K×8位的ROM、4K×8位的RAM，8K×8位的RAM、74138译码器和各种门电路（门电路自定）。回答以下问题： 1）存储芯片地址空间分配为：最大4K地址空间为系统程序区，相邻的地址空间为系统程序工作区，最小16K地址空间为用户程序区；给出主存地址空间分配情况； 2）指出选用的存储芯片类型及数量； 3）画出详细的存储器结构及与CPU连接图。
11
16、设CPU共有16根地址线、8根数据线，并用MREQ作为访存控制信号（低电平有效），用WE作读写控制信号（高电平为读，低电平为写）。现有若干8K×8位的ROM、8K×8位的RAM，4K×8位的RAM、3/8译码器和各种门电路。画出CPU与存储器的连接图，要求主存的地址空间满足下述条件：最小8K地址为系统程序区、与其相邻的16K地址为用户程序区，最大4K地址空间为系统程序工作区。详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数。
12