发布时间 : 星期五 文章习题-组成原理曾经考题-带答案(2)更新完毕开始阅读6262320c79563c1ec5da71e5
第七章 总线系统
．在总线标准中，每根传输线的信号传递方向，电平标准和负载能力由 特性规定；连线类型、数量、接插件的几何尺寸和形状，引脚线的排列由 特性规定。 电气 物理
．为便于不同厂家生产的模块能够灵活构成系统，形成总线标准，总线标准中规定了总线的 、 、 、时间特性。 物理 电气 功能
．在计算机系统中，多个系统部件之间信息传送的公共通路称为 。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、地址、 信息。 总线 控制 第八章 外围设备 第九章 输入输出系统
．在计算机系统中，I/O接口用来连接主机和外部设备，实现数据交换和外设控制，其硬件基本结构包括数据寄存器、 寄存器、 寄存器、逻辑电路和译码控制电路。 控制 状态
．在计算机系统中一般存在多种类型的通道，按照通道的组织结构，具体可分为 通道，字节多路通道， 多路通道。 选择 数组
．在计算机输入输出系统中，I/O操作实质上是对I/O端口的操作，即访问端口就是访问接口中的寄存器，对于I/O端口的编址方式通常有 编址和 编址。 统一 独立
．CPU在处理中断过程中若有新的中断请求出现，若暂停现行的中断服务程序，转去处理新的请求，称为 ；如果有多个中断同时发生，系统将根据中断优先级响应并处理优先级最高的中断请求，若要调整中断事件的处理次序，可以利用 。 中断响应 中断屏蔽
．I/O接口按照控制方式分类，有 接口、 接口和DMA接口。 程序查询 中断
．在计算机输入输出系统中，I/O操作实质上是对I/O端口的操作，对于I/O端口的编址方式通常有统一编址和 编址。 独立
．向CPU提出中断请求的外设或事件称为 。 中断源
第十章 计算机体系结构
．流水CPU是以 并行性为原理构造的处理器，是一种非常经济而实用的并行技术。（没有涉及） 三．判断题
共 18 页 第 9 页
第一章 计算机系统基本概念
第二、三章 计算机中数据表示、运算方法运算器
（ T ）只要运算器具有加法和移位功能，再增加一些控制逻辑，计算机就能实现各种算术运算； （ T ）运算器无论简单还是复杂，都有状态寄存器部件，状态寄存器是为计算机提供判断条件以实现程序转移必不可少的部件；
（ F ）在没有设置乘除法指令的计算机系统中，就不能实现乘除法运算； 第四章 存储系统
（ F ）Cache是主存的一部分，可以由访存指令直接访问其中的存储单元； （ F ）由于SRAM的位电路依靠电容充放电来记录状态信息，故需要对其刷新； （ F ）计算机系统采用双端口存储器的主要目的是解决扩充存储容量的问题；没有涉及 第五章 指令系统
（ F ）在执行指令时，指令位于主存中的地址存放在指令寄存器中；
（ F ）采用流水线增大了指令的吞吐率，同时也减少了每一条指令本身的执行时间； 第六章 中央处理器
．（ T ）控制器的核心部件是微操作信号发生器；
．（ F ）在微程序控制器中，储存微程序的是微指令寄存器；
第七章 总线系统
（ T ）采用计数器定时查询方式，查询链上的电路故障不会影响后续部件的总线请求； （ F ）系统总线是指CPU内部各单元之间传输信息的总线；
第八章 外围设备
（ T ）通常，磁盘存储器一个记录面上的每条磁道的存储容量是相同的； 第九章 输入输出系统
（ F ）通道方式通过通道处理机执行通道程序来控制输入输出过程，通道程序由通道指令、I/O指令和通道状态字组成；
．（ T ）有通道的计算机中，通道分担了计算机系统大部分或全部的输入输出功能； （ F ）通道是实现外设之间交换数据的控制器；
（ F ）在中断判优方法中，软件查询法使用编程的方法读取中断寄存器的内容，中断源的优先级与查询顺序无关；(没有涉及)
四．简答题
．已知X=0.11001，Y=0.11011，机器字长为8位，用双符号位（变形补码）计算X+Y的补码，并判断运算结果的溢出情况。 （方法见第3章-1 ppt）
共 18 页 第 10 页
．用补码运算方法分别求X+Y，（1）X=0.1001，Y=0.1100，（2）X= -0.0100，Y=0.1001,并采用双符号位判断运算结果的溢出情况。 （方法见第3章-1 ppt）
．用补码运算方法求X-Y，（1）X= -0.0100，Y=0.1001，（2）X= -0.1011，Y= -0.1010, 并采用双符号位判断运算结果的溢出情况。 （方法见第3章-1 ppt）
．某CPU共有16根地址线，8根数据线，使用MREQ作为访存控制信号（低电平有效），用WR作为读写控制信号（高电平读，低电平写），现有以下存储芯片：1K?4位RAM、4K?8位RAM、2K?8位ROM，译码芯片为74LS181（如图）和各种门电路数量不限。要求画出CPU与存储器连接图及各种存储芯片使用数量，使得以0000H地址开始的2K地址空间为系统程序ROM区，之后相邻的2K地址空间为用户程序RAM区。
G1G2AG2BCBAY7??Y0G1,G2A,G2B为控制端，
C,B,A为变量输入端，
Y0......Y7为输出端
（答案见第4章-2 ppt 例题）
．某计算机的存储系统中，主存储器共划分为128块，块大小为16个字节，高速缓存有16个块： （1）（2分）表示出直接相联映像主存、Cache的地址格式及各字段长度； （2）（2分）表示出全相联映像主存、Cache的地址格式及各字段长度； （3）（3分）表示出2路组联映像主存、Cache的地址格式及各字段长度。 （参考第4章-3ppt典型例题）
．如图所示为存储器的地址空间分布图，已给定2：4译码器和二输入与非门、非门，请设计地址译码电路。（只画出高位地址线产生片选信号的译码电路图。）
地址 存储映像 0000H 4000H 8000H C000H E000H FFFFH ROM1 ROM2 空 RAM1 RAM2 （参考第4章-2 ppt 例题） ．设某机主存容量为4MB，Cache容量为16KB，每块包含８个字，每字32位，设计一个四路组相联映像
共 18 页 第 11 页
（即 Cache每组内共有四个块）的 Cache组织，要求 ： （１）画出主存地址字段中各段的位数 。
（２）设Cache的初态为空，CPU 依次从主存第０、１、２、? 、９９ 号单元读出１００ 个字（主存一次读出一个字），并重复按此次序读８次，问命中率是多少？
（３）若 Cache 的速度是主存的6倍，试问有Cache 和无 Cache 相比 ，速度提高多少倍 （1）主存4MB，按字节编址，共22位，地址格式如下：
区号8位 组号7位 组内地址2位 块内地址5位 （2）主存的第0，1，2??99号字分别在字块0，1??12组中，cache 初始状态为空，所以第一次均不命中，以后每个均命中， 命中率=Nc/（Nc+Nm）=（100-13+7×100）/（8×100）=98.4%
（cache中每块包含8个字，而cpu读入时是一个字一个字地读入，而把主存中的数据调入cache中是以块为单位调入的。100除以8等于12点多，也就是100个字需要占用13个块cache中的块数大于十三，因此，不命中只存在于第一遍读入中，减去的13就是调入13个块。只有那13次是不命中的） （3）设Cache的存取周期为T，主存为6T 有Cache的访存时间：T+(1-98.4%)*6T=1.096T 无Cache的访问时间：6T 故提高倍数：6T/1.096T=5.47
．某计算机的存储系统由cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问： （1）cache的命中率是多少？
（2）CPU访问内存的平均时间是多少纳秒？ （3）cache-主存系统的效率是多少？ （参考第4章-3ppt）
．某机主存容量为4M×16 位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。 （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围(十进制表示)； （3）一次间址的寻址范围(十进制表示)；
（1）一地址指令操作码字段7位，寻址方式字段3位，地址字段6位 （2）直接寻址最大范围2^6=64
（3）由于存储器字长为16位，故间接寻址的反问2^16=65536
．某模型机指令系统中共有7条指令，共有8个通用寄存器，2个变址寄存器，指令系统中包含8位字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器变址寻址方式指令4条，变址范围不小于正负127，设计指令格式并给出各字段长度及操作码编码。 （第5章-2ppt例题）
共 18 页 第 12 页