发布时间 : 星期四 文章习题-组成原理曾经考题-带答案(2)更新完毕开始阅读6262320c79563c1ec5da71e5
第六章 中央处理器
．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（ A ）来规定。
A．主存中读取一个指令字的最短时间 B．主存中读取一个数据字的最长时间 C．主存中写入一个数据字的平均时间 D．主存中读取一个数据字的平均时间
．假设微操作控制信号用Cn表示，指令操作译码器输出用Im表示，节拍电位信号用Mk表示，节拍脉冲信号用Ti表示，状态反馈信息用Bi表示，则组合逻辑控制器的基本原理可描述为（ D ） A．Cn?f(Im,Ti) B．Cn?f(Im,Bi) C．Cn?f(Mk,Ti,Bi) D．Cn?f(Im,Mk,Ti,Bi) ．下列部件不属于控制器的是（ A ）
A． 数据缓冲寄存器 B．指令译码器 C．指令寄存器 D．程序计数器 ．关于微程序控制器，下列说法错误的是（ C ）
A．微周期是指微指令从控制存储器中取出到相应微操作完成所需的时间 B．微指令的格式包括操作控制字段和顺序字段
C．垂直型微指令的字长通常比水平型微指令字长要长，且并行操作能力比后者强 D．微地址转移逻辑用于给出下一条微指令在控制存储器中的地址 ．对于微程序控制器，机器指令、微指令的关系正确的是（ D ） A．一段微程序由一条机器指令来解释执行 B．一条微指令由若干条机器指令组成
C．在CPU运行时，微指令和机器指令都需要调入指令寄存器 D．每条机器指令由一段微指令组成的微程序来解释执行
．某型计算机系统的微处理器的主频为100MHZ，四个时钟周期组成一个机器周期，平均三个机器周期完成一条指令，则它的机器周期为( A )ns。
A．40 B．50 C．80 D．100
．下列部件不属于控制器的是（ A ）
A．数据缓冲寄存器 B．指令译码器 C．指令寄存器 D．程序计数器 ．微程序控制器中，微程序的入口地址是由（ C ）形成的 A．机器指令的地址码字段 B．微指令的微地址码字段 C．机器指令的操作码字段 D．微指令的微操作码字段
．程序计数器PC用来存放指令地址，每当执行完一条指令后，通常由程序计数器提供后继指令地址，其
共 18 页 第 5 页
位数和（ D A ）位数相同。
A．指令寄存器IR B．指令译码器ID C．程序状态寄存器PS D．主存地址寄存器MAR ．程序计数器属于( A )。
A．控制器 B．运算器 C．存储器 D．输入输出接口 第七章 总线系统
．关于总线控制，下列说法正确的是（ B ）
A．总线主设备申请总线使用权并发出命令控制总线运行，在数据传输过程中负责发送数据 B．采用计数定时查询方式查询链上的电路故障不会影响后续部件的总线请求 C．串行链式控制方式实现起来总线控制逻辑分散于不同的器件上
D．对于独立请求方式实现总线控制器需要设置排队线路和设置总线请求、总线允许、总线忙信号线 ．关于总线控制，下列说法不正确的是（ C ）
A．总线主设备申请总线使用权并发出命令控制总线运行，在数据传输过程中可能负责发送数据，也可能接收数据
B．采用计数定时查询方式查询链上的电路故障不会影响后续部件的总线请求 C．串行链式控制方式在实现时，总线控制逻辑分散于不同的器件上
D．对于采用独立请求方式实现总线控制，需要设置硬件排队线路和设置总线请求、总线允许信号线 ．在（ A ）的微型计算机系统中，外设可以和主存贮器单元统一编址，因此可以不使用I/O指令。 A． 单总线 B． 双总线 C． 三总线 D． 多总线 ．系统总线中控制线的功能是（ A ）
A．提供主存、I/O接口设备的控制信号响应信号 B．提供数据信息 C．提供时序信号
D．提供主存、I / O接口设备的响应信号 第八章 外围设备
．CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器（帧存储器）的容量为（ B ） A．512KB B．1MB C．256KB D．2MB
．CRT的像素的颜色数为256，则刷新存储器（帧存储器）的每个单元的字长为（ C ） A．256位 B．16位 C．8位 D．7位 ．计算机的外围设备是指（ D ）
A．输入/输出设备 B．外存储器 C．远程通信设备 D．除了CPU和内存以外的其它设备 ．CRT的像素的颜色数为128，则刷新存储器（帧存储器）的每个单元的字长为（ D ） A．256位 B．16位 C．8位 D．7位 磁头对磁盘进行读写信息时，最基本的信息单位是（ C ） A．记录面 B．磁道 C．扇区 D．字节
共 18 页 第 6 页
第九章 输入输出系统
．采用DMA方式进行输入输出，DMA硬件接口不包含以下哪个部件（ A ） A．程序状态寄存器 B．数据缓冲寄存器 C．设备地址寄存器 D．字计数器 ．DMA方式用来实现以下功能（ D ）
A．CPU和内存之间的数据传送 B．外围设备和外围设备之间的数据传送 C．CPU和外围设备之间的数据传送 D．内存和外围设备之间的数据传送
．如果有多个中断同时发生，系统将根据中断优先级响应并处理优先级最高的中断请求，若要调整中断事件的处理次序，可以利用（ D ）（没涉及到）
A．中断嵌套 B．中断向量 C．中断响应 D．中断屏蔽 ．中断向量可提供（ C ）。（没涉及到）
A．被选中设备的地址 B．传送数据的起始地址 C．中断服务程序入口地址 D．主程序的断点地址
．通道方式通过通道处理机执行通道程序来控制输入输出过程，通道程序由以下哪个组成（ A ）（没涉及到）
A．通道指令 B．通道指令和I/O指令 C．I/O指令 D．通道状态字
．在采用DMA方式高速传输数据时，数据传送是（ C ）
A．在总线控制器发出的控制信号控制下完成的 B．由CPU执行的程序完成的 C．在DMA控制器本身发出的控制信号控制下完成的 D．由CPU响应硬中断处理完成的
二．填空题
第二、三章 计算机中数据表示、运算方法运算器
．数的真值变成机器码可采用 表示法， 表示法， 表示法和移码表示法。 原码 反码 补码
．浮点数的尾数通常用 码或 码表示，阶码用 码或补码表示。 原 补 移 第四章 存储系统
．对存储器的要求是 ， ， 。为了解决这三方面的矛盾计算机采用多级存储体系结构。 价位 容量 速度
．Cache是一种高速缓冲存储器，是为了解决CPU和主存之间 不匹配而采用的一项重要硬件技术。
共 18 页 第 7 页
速度
．Cache中的内容是 部分内容的拷贝。 主存
． 是指存储在能永久保存信息的器件中的程序，是具有软件功能的硬件。 固件
由于DRAM的位电路保存信息需要对电容充电，故为了保持DRAM中的信息需要对其进行 ，而SRAM则不需要。 刷新
3．DRAM由于具有功耗较 ，速度较 的特点，故常用于 存储器；SRAM则功耗较 ，速度较 ，因此常用于 存储器。 低 快 主存 高 快 高速缓存 第五章 指令系统
．某指令的操作码字段有6位，则其能表示的操作有 种。 64
．指令应提供足够的信息给CPU，通知其完成何种操作、如何完成操作，应包含要素为操作码、源操作数、 、 。 目的操作数 下一条指令的地址
．对于寄存器间接寻址方式，操作数的地址存放在 ，操作数本身存放在 。 主存 主存
．对于变址寻址方式，操作数的地址通常由变址寄存器的值和 相加计算得到，操作数本身存放在 中。 偏移量 主存
．辅存、主存和 构成了系统的三级存储系统。在CPU执行程序时，必须将指令存放在 。 外存 主存
．相对寻址中操作数地址通常是把 的内容和指令地址码部分给出的地址相加求得的。 PC
第六章 中央处理器
．微指令的格式中包含 字段和 字段。 操作控制 顺序控制
．中央处理器由 和控制器两部分组成。 运算器
．微程序入口地址是 根据机器指令的 产生的。 控制器 操作码
共 18 页 第 8 页