发布时间 : 星期六 文章Cadence SPB使用经验总结更新完毕开始阅读4c618c7601f69e314332946b
利用后种方法生成元件清单时的设置：
在其中输入：
Header: Item\\tQuantity\\tReference\\tPart\\PCB Footprint
Combined property string:
{Item}\\t{Quantity}\\t{Reference}\\t{Value}\\t{PCB Footprint}
生成的元件清单：
7. 可以在库文件夹下直接右击“Rename”元件。在Cache中用库中修改后的元件Replace原来的元件。
8. 在用Orcad Capture CIS设计元件符号，给元件管脚命名（Pin Name）时，不能用以下符号：/ ; ! < > : \\ \。
而且不能出现同名的管脚。同名管脚加数字1，2，3??来区分，最好是用#1,#2,#3来区分，这样就知道是同一个地上的不同引脚，如果用1，2，3来分的话， DATA1,DATA2,DATA3，它也是用1，2，3来分的，名字也都是data，但不是同一网络。
Cadence的Help文档： （1） Whenever appropriate the input pins should be placed on the left
side of the symbol with outputs on the right.
（2） Pin Naming
Pins should be designated with functional names. Each pin name must be unique to that symbol and must have a matching entry in the chips.prt file. Typically, a pin name must be alphanumeric, but you can have numbers as pin names for scalar pins. The other characters that are supported . by Design Entry HDL as valid characters in pin names are as follows: - # $ % + = | ? ^ _ . ( ) ?.
The following are not valid for pin names: All extended character sets / ; ! < > : \\ \
When creating parts manually, place the SIG_NAME properties outside the symbol, next to the pin it is attached to. Text size is not too important on these properties since they are not displayed on the schematic.
Follow low asserted pin names with an asterisk (*) (for example, OE*) or _N (for example OE_N). Do not differentiate low asserted pins with any
other nomenclature. All low asserted pins should appear as bubbles and not straight pin stubs.
9. 在使用PCB Editor设计PCB时，在放置（Place）元件之前，要确定PCB在波峰焊或者
回流焊时的移动方向，尤其是贴片元件SMD，要使其两侧焊盘的连线与焊接时PCB的移
动方向相垂直，从而可以确定元件的放置方向，然后选择Setup—>Design Parameters
在Design Parameter Editor窗口的Design选项卡中的Symbol选项中设置元件的放置角度。
如果在放置前没有确定元件的放置角度，则在布局时需要逐个调整，很费时间。
10．在用PCB Editor设计PCB，利用Anti Etch分割电源平面或者地平面时,选择Display—>Color/Visibility,
在Color Dialog中的Stack-Up选项组中，选中要分割的层subclasses与Anti Etch相交叉的复选框，否则，所画的Anti Etch分割线不可见。