发布时间 : 星期六 文章南理工 计算机组成原理 复习内容200912更新完毕开始阅读463d8703de80d4d8d15a4f6b
复 习
第一章
1. 计算机系统的组成
软件系统
硬件系统：五大部件；总线 冯·诺依曼思想 现代计算机的结构
2. 总线：概念、特点、分类、结构 3. 计算机系统的层次结构 4. 软件与硬件的关系 5. 计算机系统的性能指标 6. 计算机系统的分类 重点：
计算机系统的组成的概念；各部件的作用；冯·诺依曼思想；计算机系统的层次结构的概念；软件与硬件逻辑上等效的概念。 出题形式：
填空、选择、判断、简答 试题分析：
1. 计算机硬件系统采用总线结构的主要优点在于便于实现结构的积木化，同时 ( ① )。 ① 减少了信息传输线的条数 ② 提高了信息传输的速度 ③ 减少了信息的传输量 ④ 加重了CPU的工作量
2. 冯·诺依曼思想的核心是计算机软件、硬件在逻辑功能上等效。 × 第二章
1. 数制及数制转换
2. 带符号数的表示：原码、反码、补码、移码以及各种码制与真值之间的转换 3. 定点数的表示格式和数据表示范围
浮点数的表示格式和数据表示范围、浮点数的规格化数、原码／补码的规格化规则 4. IEEE 754标准浮点数的表示格式（32位单精度）、与真值之间的转换规则
5. 非数值符号的表示：字符的ASCII码、字符串的存放方法；汉字编码的关系、汉字字库的容量计算 6. 十进制数串的表示：BCD码、压缩的十进制数串
7. 奇偶校验码、海明校验码、循环校验码的编码方法和校验方法；海明校验码码长的计算公式、各种校验码的
检错和纠错能力；校验码的检错、纠错能力与码距的关系 重点：
原码、反码、补码、移码以及各种码制与真值之间的转换方法；浮点数的规格化数、最大、最小数的表示；IEEE 754标准浮点数的表示格式与真值之间的转换；校验码的检错、纠错能力与码距的关系、海明校验码码长的计算公式、循环校验码的编码方法和校验方法、生成多项式的特点及对生成多项式的要求。 出题形式：
填空、选择、判断、计算★ 试题分析：
1. 移码表示法主要用于 ( ② )。
① 进行两个操作数的加减运算 ② 表示浮点数的阶码 ③ 进行两个操作数的乘除运算 ④ 表示浮点数的尾数
2．阶码和尾数的位数各自反映了浮点数的什么特性?
答：阶码的位数决定了浮点数表示的数据范围；尾数的位数决定了浮点数表示的数据精度。
3. 已知某机的浮点数格式如下： 0 数符 1 8 阶 码 9 31 尾 数 其中：阶码采用移码表示，尾数采用补码表示，基值均为2。
（1） 写出该浮点数格式的规格化最小正数十六进制机器数形式及其对应的十进制真值。
（2） 设该浮点数的十六进制机器数是44480000H，其对应的十进制真值是多少？
（3） 若44480000H为IEEE754单精度格式浮点数的十六进制表示，则对应的十进制真值是多少？（提示：IEEE754单精度浮点数阶码采用移127码，尾数采用原码表示且小数点前隐含一个1）。 答：（1）规格化最小正数十六进制机器数形式：
0 00000000 1000 0000 0000 0000 0000 000＝00400000H
－－－
对应的十进制真值：21×2128＝2129 （2） 144
－－＋＋
44480000H＝0 10001000 10010000000000000000000＝＋(21＋24)×28＝0.5625×28＝144 （3）800
44480000H＝0 10001000 10010000000000000000000 指数＝(10001000)2－127＝136－127＝9
尾数＝(1. 10010000000000000000000)2＝1＋0.5625＝1.5625 对应的十进制真值为：1.5625×29＝800 第三章
定点补码加减运算规则、溢出判断方法、定点补码加减运算的逻辑电路、算术逻辑运算部件的工作原理 一位原码、补码的乘法运算规则以及乘法运算的硬件逻辑电路的结构和工作原理
一位原码/补码不恢复余数除法运算规则、布斯除法运算规则以及除法运算的硬件逻辑电路的结构和工作原理 实现快速乘除法运算的基本方法：两位原码／补码乘法规则，阵列乘／除法器的实现； 浮点四则运算的方法和步骤
加减运算：求阶差、对阶、尾数加减、结果规格化、尾数的舍入规则 乘除运算：阶码加减、尾数乘除、结果规格化、尾数的舍入规则 6. 逻辑运算、各类移位的规则 重点：
定点补码加减运算、溢出判断方法；一位原码、补码的乘法运算及硬件逻辑电路的结构；阵列乘法器的实现；一位布斯除法的运算规则及除法运算的硬件逻辑电路；浮点四则运算的方法和步骤；移位计算。 出题形式：
填空、选择、判断、计算★（结合定点加减乘除算法，进行浮点四则运算） 试题分析：
1. 设机器字长为8位，[x]补＝1.0101100，[y]补＝0.1000110，则 [x]补－[y]补运算的结果是 ( ③ )。 ① 10.1000110 ② 0. 1000110 ③ 负溢出，出错 ④ 正溢出，出错
2. 在变址寻址中，设变址寄存器中的内容为2000H，指令中的地址部分的值为B9H，采用补码表示，则操作数的有效地址为20B9H。 ×
3. 图1是实现补码一位乘法的部分逻辑结构图。
（1）根据补码一位乘法的运算规则，写出图1中P1、P2处控制逻辑表达式；
（2）已知x＝0.1011，y＝－0.1101，利用补码一位乘法计算[x×y]补。说明采用此逻辑电路进行补码定点小数乘法时，寄存器A、B、C的作用；在本运算过程中，A、B、C的初值和终值分别是什么。 （4）如果要提高计算机执行乘法的速度，可以采用哪些措施？（列举两项措施） 1. 2. 3. 4. 5.
Af1 Af2 A An Cf C Cn Cn＋1 ALU ＋1 CR 移位脉冲 ≥1 & P1 时钟脉冲 & P2 B B R 结束 Q Q CT S 启动 Bf1 Bf2 B Bn 图1
答：⑴ P1＝Cn?Cn＋1 P2＝Cn?Cn＋1
⑵ [x×y]补＝1.01110001， x×y＝－0. 10001111
解：x＝0.1011，y＝－0.1101，[x]补＝00.1011，[y]补＝1.0011，[－x]补＝11.0101
部分积 乘数 ynyn+1 说明
00.0000 1.0 0 1 1 0 初始部分积 Z0＝0，附加位yn+1＝0 ＋ 11.0101 ∵ ynyn+1＝10，∴ ＋[－x]补；
11.0101
11.1010 1 1 0 0 1 1 部分积与乘数同时右移一位； ＋ 00.0000 ∵ ynyn+1＝11，∴ ＋0；
11.1010 11.1101 0 1 1 0 0 1 部分积与乘数同时右移一位； ＋ 00.1011 ∵ ynyn+1＝01，∴ ＋[x]补；
00.1000 00.0100 0 0 1 1 0 0 部分积与乘数同时右移一位； ＋ 00.0000 ∵ ynyn+1＝00，∴ ＋0；
00.0100
00.0010 0 0 0 1 1 0 部分积与乘数同时右移一位； ＋ 11.0101 ∵ ynyn+1＝10，∴ ＋[－x]补；
11.0111 0 0 0 1 最后一次只运算、不移位。
得： [x×y]补＝1.01110001， x×y＝－0. 10001111。
⑶ 寄存器A用于存放乘积和部分积高位部分，寄存器B用于存放被乘数，寄存器C用于存放乘数和部分积低位部分。
寄存器A：初值为00000；终值为10111。 寄存器B：初值为01011，终值为01011
寄存器C：初值为10011；终值为0001 ⑷ 要提高计算机执行乘法的速度可采用的方法有：① 两位乘法；② 阵列乘法器 第四章 1. 2. 3. 4. 5.
存储器的基本组成：存储体、读写控制、地址寄存及译码电路、数据寄存器， 存储系统的层次结构，程序局部性原理
主存与CPU之间数据传送的控制方式：同步控制、异步控制
主存的主要性能指标：容量、速度（存取时间TA、存取周期TM、带宽的计算方法）、价格 半导体存储器的存储原理
SRAM、DRAM的存储原理；DRAM的刷新方式、如何计算DRAM的刷新周期
6. 存储器与CPU的连接：芯片数的计算、地址、数据、控制线的连接、片选信号的产生、地址范围的确定（字
扩展、位扩展）；当需要多种字长访存时的各种地址和片选信号的实现（涉及数据的整数边界问题） 7. 辅助存储器
磁表面存储器的存储原理、各种记录方式的特点、各种记录方式的评价标准（自同步能力、编码效率） 磁盘的常用技术指标：容量、平均存取时间、数据传输率的计算 8. 存储体系中单体多字并行存储器、多体交叉存储器的概念 重点：
存储器的基本组成；DRAM的刷新；存储器与CPU的连接；Cache的地址映象；多体交叉存储器。 出题形式：
填空、选择、判断、问答、设计★（存储器与CPU的连接，多种字长访存时的各种地址和片选信号的实现） 试题分析：
1. 动态半导体存贮器的刷新一般有（ A ）、（ B ）和（ C ）三种方式。
A 集中式刷新 B 分散式刷新 C 异步式刷新
2. 在计算机的存储体系中，为了提高速度，在CPU和主存之间采用了（ A ），用于存放当前最活跃的程序和数据，其理论根据是（ B ）原理。
A Cache B. 程序的局部性原理
3. 某磁盘存贮器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230毫米，每个记录面共有275道。问： （1）磁盘存贮器的容量是多少？
（2）最高位密度与最低位密度是多少？ （3）磁盘数据传输率是多少？ （4）平均旋转等待时间是多少？
答：（1）275 ×12288×4＝13516800字节＝12.89MB
(2 ) 最高位密度：12288×8 /（230×3.14）=136.12位/mm 最大磁道的直径：275/5 ×2 + 230 ＝ 340mm
最低位密度：12288×8/ （340×3.14） = 92.08位/mm （3）3000/60 ×12288＝614400 字节/秒＝600kBps (4 ) 60/ (3000×2)＝0.01s＝10ms
5. 某机采用单总线结构，CPU可寻址的最大存储空间为64KB，数据总线宽度为8位，存储器按字节编址。采用访存请求信号MEMR（低电平有效）和读写控制信号R/W（高电平为读，低电平为写）同时控制存储器的读和写。系统当前使用的存储器容量为32KB。其中：
ROM为16KB，采用容量为8K×8bit的ROM芯片，地址范围为0000H～3FFFH。 RAM为16KB，采用容量为8K×8bit的RAM芯片，地址范围为C000H～FFFFH。 （1）组成该机的存储器各需多少片ROM和RAM芯片？ （2）画出CPU与存储器之间的逻辑连接图。（要注明使用的是什么芯片和门电路） 答：:(1) 需要2块ROM芯片， 2块RAM芯片 (2)