发布时间 : 星期五 文章SPWM及锁相 - 图文更新完毕开始阅读437a3ba2284ac850ad0242c5
异或门的逻辑真值表示于表1，图2是逻辑符号图。
输入 0 0 1 1 0 1 0 1 输出 0 1 1 0 A B F ABVF__F = A B + A B表1 图2
从表1可知，如果输入端A和B分别送 2π 入占空比为50%的信号波形，则当两者
VA存在相位差?θ时，输出端F的波形的
占空比与?θ有关，见图3。将F输出波 B形通过积分器平滑，则积分器输出波形
F的平均值，它同样与?θ有关，这样，我
们就可以利用异或门来进行相位到电压 ?θ
的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U = Vdd * ?θ/ ? (1) Vcc 不同的?θ，有不同的直流分量Vd。 ?θ与V的关系可用图4来描述。
从图中可知，两者呈简单线形关 1/2Vcc 系：
Ud = Kd *?θ (2)
1/2π π ?θ Kd 为鉴相灵敏度 图4
2． 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。
二． 压控振荡器（VCO）
压控振荡器是振荡频率ω0受控制电压UF（t）控制的振荡器，即是一种电压——频率变换器。VCO的特性可以用瞬时频率ω0（t）与控制电压UF（t）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO的振荡频率，称为自由振荡频率ωom，或中心频率，在VCO线性控制范围内，其瞬时角频率可表示为：
ωo（t）= ωom + K0 UF（t）
式中，K0——VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。
三． 环路滤波器
这里仅讨论无源比例积分滤波器如图5。
其传递函数为：
R1KF(s)?UO(s)s?2?1 ?Ui(s)s(?1??2)?1UiR2Uo式中：τ1 = R1 C VCτ2 = R2 C
图5
2.3 PLL倍频 UiUo
PDLPFVCO频率合成器的基本原理如图15。 fi 从PLL原理知，当PLL处于锁定状 fo 态时，PD两个输入信号的频率一定
1/N精确相等。所以可得： f0 = N fi
图15
若fi为晶振标准信号，则通过改变分频比N，便可获得同样精度的不同频率信号输出。选用不同的分频电路就可组成各种不同的频率合成器。
2.4 锁相环的应用
有源电力滤波器中锁相倍频电路的实现
有源电力滤波器（Active Power Filter, APF）是一种动态抑制谐波和补偿无功的电力电子装置。锁相倍频电路是有源电力滤波器谐波检测模块的重要组成部分，它的稳定性对有源电力滤波器快速响应起到了关键的作用。供电系统的信号频率随负载的变化在较大的范围内变化，为实现准确的信号采样，DSP必须准确的知道当前信号的频率，确保采样频率与信号频率保持一致。锁相倍频电路就是将一个完整的周期等分成N份，作为DSP的采样信号。
1 锁相倍频电路的原理
锁相倍频电路能否实时稳定的输出12.8kHz的方波，是整个检测模块在开机后能否在最短时间内开始工作的关键。图1所示为锁相倍频电路的原理框图。
图1 锁相倍频电路的原理框图
在APF的检测系统中，锁相倍频电路的输出作为启动AD采样的信号，分频器将VCO产生的输出信号频率除以N，这个因子多数情况下可变或可编程控制，分频器通常由触发器（如RS触发器、JK触发器或是T触发器）级联而成，一个JK触发器可以将加到它的时钟输入端信号2分频，两个就是4分频等。
在此电路中，使用了二进制加法计数器CD4040，即其累加数均为2的倍数，如要得到256倍，即把输出信号从其Q8脚输出。 2 锁相倍频电路的设计 2.1 过零检测电路
过零检测电路原理图如图2所示。电路中采用宇波CHV-25P霍尔电压传感器，此霍尔电压传感器的额定电流为10mA，原边与副边匝数比为2500：1000，所以在将A相电网电压接入霍尔电压传感器前，需要通过一个限流电阻进行限流，以免电流过大将霍尔电压传感器烧坏，它的M端为副边电流输出端，需要加一支采样电阻，将电阻上的压降引入一个由运算放大器CA3140及四个电阻组成的滞回比较器，然后在其输出端通过一个由两个二极管组成的钳位电路之后，将高低电平锁定为5V和0V，然后再进入一个与非门CD4093，对输出信号进行整形，将信号变成高电平为5V，低电平为0V的标准的方波，然后此方波会作为锁相倍频电路的输入信号。
图2 过零检测电路原理图
2.2 锁相倍频电路
Ui14A14046162VCCPD1利用CMOS固有的低功耗、宽工作电源、
集成度高等特点，可以设计出性能良好、使用方
3便的锁相环单片电路。其中CD4046是一种能工13PD2作在1MHZ以下的通用PLL产品，它广泛应用4196于通信计算机接口领域。
VCO+图8示出CD4046的电路方框功能图。在这11710A2-个单片集成电路中，内含两个相位比较器，其中125PD1是异或门鉴相器；PD2是边沿触发式鉴相
15器。另外电路中含有一个VCO，一个前置放 8
大器A1，一个低通滤波器输出缓冲放大器A2和一个内部5V基准稳压管。
图8 CD4046原理图
从图8可看出，引脚（16）是正电源引入端；（8）脚是负电源端，在用单电源时接地；（6）脚，（7）脚外接电阻C67；（11）脚外接电阻R11和C67决定了VCO的自由振荡频率；（12）脚外接电阻R12，它用作确定在控制电压为零时的最低振荡频率fomin ;(5)脚为VCO禁止端，当（5）脚加上“1”电平（即VDD）时，VCO停止工作，当为“0”电平（即VSS）时，VCO工作；（14）脚是PLL参考基准输入端；（4）脚是VCO输出；（3）是比较输入端；（2）和（13）脚分别是PD1和PD2的输出端；（9）脚是VCO的控制端；（10）是缓冲放大器的输出端；（1）脚和（2）脚配合可做锁定指示；（15）脚是内设5V基准电压输出端。 此锁相倍频电路采用了一片锁相环芯片74HC4046、一片累加计数器CD4040和低通滤波器，其电路连接图如图3所示。
图3 锁相倍频电路原理图
A相电压经过零信号检测电路后得到与A相电压同步的50Hz方波，作为锁相倍频电路的输入信号进入锁相环芯片74HC4046的14号引脚，4号引脚是74HC4046内部压控振荡器的输出端，其输出信号输入CD4040的10号引脚，进行256倍的倍频，其倍频信号从二进制计数器CD4040的13号引脚输出又进入74HC4046的3号引脚，即比较信号输入端，74HC4046内部的相位比较器对两个信号进行相位比较后，从相位比较器Ⅱ的输出端13号引脚输入，经过由 、 和 组成的低通滤波器，将高频噪声滤除后，再进入74HC4046的内部压控振荡器，作为其控制信号，从上述过程可以看到这是一个闭环控制系统，经过不断的调节，使输出信号频率为输入信号频率的256倍，并且使输入信号与比较信号的频差为零。 3 实验结果及分析
过零检测电路在外加信号频率为50Hz正弦波时的实验波形图如图4所示。
图4 过零信号与正弦波形 图5 锁相倍频电路输出的12.82kHz方波