发布时间 : 星期日 文章计算机组成原理辅导与实验更新完毕开始阅读2dcfe17a4a7302768e9939aa
[Sx]补 =11.100 + [-Sy]补 =11.011
[Sx-Sy]补 =10.111 尾数求和绝对值大于1 尾数右移一位，最低有效位舍掉，阶码加1（右规），则[Sx-Sy]补 =11.011（规格化
数），
Ex =Ey =11 ③规格化结果：011，1011
四、问答题
1. 8421码是用四位二进制代码表示一位十进制数字，其中有六种组合不允许出现。 即不允许出现1010～1111六种组合。
8421码与十进制数之间的转换是以四位对应一位，直接进行变换。一个n位十进制数对应的8421码一定是4n位。
因此8421码不是二进制数，而是用二进制编码的十进制数。
2. 浮点数的正负是通过尾数的符号来确定的。数的范围通过阶码有效地确定，阶码E指明小数点的位置，而数的精度则是通过尾数的数值确定的。利用浮点数可以扩大数据的表示范围。
3. 上溢和下溢统称为溢出。上溢是数据的绝对值太大，超出了数据表示的能力范围；而下溢则是数据的绝对值太小，使得数据无法有效表示。
判别溢出的两种方法：方法一，定点数是否在数据能够表示的范围内；方法二，设置两位符号位，即采用变形码表示，当符号位为０１或１０时，即发生了溢出。 4. 计算机中采用二进制的数据表示方式，因为二进制数能方便的用数字电路的逻辑电平表示，易于实现。
5. 加/减法器的核心部件是全加器。当进行减法运算时，由于[X-Y]补 =[X]补 +[-Y]补 ,因此可利用全加器将Y取反后的结果（同时置进位Ci =1）与X相加即可。对Y求反的过程由Y与1异或（取反）获得。
6. 补码运算的特点是符号位作为数的一部分一起参加运算，且运算要在模2的意义下进行。
7. 采用双符号位检测溢出时是采用两位二进制位表示符号，即正数的符号位为00，负数的符号位为11。在进行运算时，符号位均参与运算，计算结果中如果两个符号位不同，则表示有溢出产生。若结果的符号位为01，则表时运算结果大于允许取值范围内的最大正数，一般称为正溢出；若结果的符号位为10，则表时运算结果是负数，其值小于允许取值范围内的最小负数，一般称为负溢出。两个符号为中的高位仍为正确的符号。 8. 所谓溢出就是超出了机器数所能表示的数据范围，浮点数范围是由阶码决定的。当运算阶码大于最大阶码时，属溢出（依尾数正、负决定是正溢出还是负溢出）；当运算阶码小于最小负阶码时，计算机按0处理。 9. 分两种情况：
（１） 采用串行进位。此时进位信号从低位向高位逐步传递，因而不是同时产生的。 （２） 采用并行进位。根据并行进位链表达式，各进位信号的输入只依赖于相加数的各位，与低位进位信号无关，并且它们均是简单的与或表达式，都是两级门延时。所以进位信号是同时产生的。
10. 浮点数的阶码用移码表示有利于表示和处理浮点数的机器零(或有利于简化机器中的判0线路)。
11. 浮点数表示中的隐藏位，是指可以把规格化浮点数的尾数最高位的值（原码时为1，补
29
码时与符号位相反）省去，以便提高一位二进制尾数的表示精度。这一处理应出现在保存浮点数到存储器之前（隐藏起来），或从存储器读浮点数到运算器中（恢复回来）的时刻来进行。
12. 十进制的 ?0.5应表示为 ?1*2?1的形式。
13. 奇偶校验码是一种能发现数据编码中一位错或奇数个位出错的一种编码,常用于存储器读写检查或ASCII字符及其它类型信息传送过程中的出错检查.
(3) 数据01010111的奇校验码为001010111,偶校验码为101010111 (4) 数据11010100的奇校验码为111010100,偶校验码为011010100
1.7 典型例题精选
例3.1 （选择题）动态RAM比起静态RAM的主要优点是 。
A. 速度快 Ｂ. 数据不易丢失 C. 存储密度高 D. 控制简单 分析：
静态存储位元电路能够长久保持信息，不需要刷新，工作稳定可靠，但是静态存储位元电路存在着功耗大，集成度低的缺点。动态存储位元电路恰恰克服了静态存储位元电路的缺点。由于动态ＲＡＭ的功耗较低，因此集成度可以做得比较大。但是动态存储器的电荷不能长期保存，经过一段时间后就必须刷新。
答案：Ｃ。
例3.2（选择题）微程序控制器中，“存储逻辑”是指将控制逻辑存储在 中。
A. ROM B. RAM C. PLA D. Cache
分析： ROM是随机存储器的一种，它只能随机读出，不能随机写入。ROM中的信息是在正常工作前事先写入的，信息一旦写入后，便可长期保存。ROM在计算机中得到广泛应用，主要是用来存放管理、监控程序，成熟的用户程序，固定表格和常数，字库和微程序库等。而RAM与ROM的最大区别是写入的信息不能长期保存，一旦断电信息就会丢失，不适合存放微程序。而Cache也是由RAM构成的。PLA一般用来实现组合逻辑控制器的功能。 答案：Ａ。
例3.3（多项选择）请判断下面的叙述中，哪些是正确的 。
A. 半导体ROM是一种非易失性存储器。
B. 半导体存储器是非永久性存储器，断电时不能保存信息。 C. 同SRAM相比，由于DRAM需要刷新，所以功耗大。 D. 由于DRAM靠电容存储电荷，所以需要定期刷新。 E. 双极型RAM不仅存取速度快，而且集成度高。
F. 目前常用的EPROM是用浮动栅雪崩注入型MOS管构成，称为FAMOS型EPROM，
该类型的EPROM出厂时存储的全是“1”。 分析：
ROM是一种在机器运行过程中只能读出不能写入信息的只读存储器，信息不会丢失，因此是一种非易失性器件。
半导体存储器按读写功能分为RAM和ROM，由于RAM在断电时不能保存信息，因此半导体存储器是非永久性存储器。
SRAM的存储元电路中有电源和两个负载管，可以不断地向栅极补充电荷，所以靠两
30
个反相器的交叉控制，只在不掉电就能保持写入的信息。因此SRAM不需要刷新。但是由于任何时候电源都要不断地供电，所以SRAM的功耗大。将SRAM存储元中的电源和负载管去掉就形成了DRAM存储元。DRAM存储元靠工作管栅极的分布电容存储电荷。由于栅极电阻不是无穷大，有一定的漏电，这就使电容上的电荷不能长期保持，将逐渐泄漏掉，使存入的信息丢失，所以DRAM要定期刷新，以补充丢失的电荷，使信息保留。在DRAM存储元中，处于稳定状态时，电路没有与电源接通，因此没有电流；处于读／写／刷新时，电路通过门控管与电源接通，将信息读出／或写入，同时也为电容充电，因此，DRAM具有功耗小的明显优点。
在集成电路制造工艺中，较重要的两种工艺是双极型和MOS型，二者均以晶体管作为基本开关元件。但从速度上双极型明显要快于MOS型，从集成度上MOS型要高于双极型。
浮动栅雪崩注入型MOS管构成的EPROM也称为FAROM型EPROM。平时，浮栅上不带电荷，源极和漏极之间没有导电沟道，故不导通，处于关闭状态，此时记载信息“１”。 答案：正确的有：Ａ，Ｂ，Ｄ，Ｆ 例3.4（填空题）刷新的基本要求是： 、 和刷新期间不允许访存。
分析：
通常对DRAM刷新有三个要求：一是定时刷新，即严格按刷新周期规定的时间刷新；二是刷新优先于访存，但不能打断访存周期；三是刷新期间不准访存，即刷新和访存是互斥的。
答案：定时刷新，严格按照刷新周期规定的时间刷新。 例3.5 构造一个具有14位地址和８位字长的存储器，需要 个4K×4的存储芯片。
分析：
有14位地址的存储器可访问214个存储单元，每个存储单元位８位，则该存储器的总容量为214×8＝16K×8位。用4K×4位的芯片构成，则需要使用16K×8／4K×4＝8个芯片。
答案 需要8个4K×4的存储芯片。 例3.6 动态MOS存储器为什么要刷新：
答：动态存储位元电路是利用MOS晶体管的栅极电容上充积的电荷来存储信息的，由于有漏电阻存在，电容上的电荷不可能长久保存，因此需要周期性地对电容进行充电，以补充泄露的电荷，通常把这种补充电荷的过程叫刷新。
例3.7 用16K×1位的动态RAM芯片构成64K×8位的存储器。
（1） 画出该存储器组成的逻辑框图。 （2） 设存储器读、写周期均为0.5μs，CPU在1μs内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？
解 根据题意，存储器的总容量为64K×8，由于64K＝216故地址线共需16位（A0~A15）。现使用16K×1位的动态RAM芯片，则64K×8／16K×1共需32片。而芯片本身地址线为14位（A0~A13），所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑框图如图3.10所示，其中使用一片2：4译码器。
A13~ A0
——CS3
——CS2 ——CS1 ——CS0 16K×1 31
D7~D0
———————— CS0 CS1 CS2 CS3
A14
A15
图3.10 存储器组成的逻辑框图
(2) 根据已知条件，CPU在1μs内至少需要访存一次（也可能访问两次），所以整个存储器的平均读/写周期与单个存储器芯片的读/写周期相差不多，应采用集中式或异步式刷新方式比较合理。
对动态MOS存储器来讲，两次刷新的最大时间间隔通常是2ms。 对全部存储单元刷新一遍的实际方案不止一种。假定图3.10所示存储器中的4组（每组8片）RAM芯片同时进行集中刷新。由于RAM芯片读/写周期为0.5μs，刷新最大间隔为2ms，那么总共需2ms/0.5μs = 4000个周期。假定16K×1位的RAM芯片是由128×128矩阵存储元构成，刷新时只对128行进行刷新，所以刷新时间为128个读周期，即128×0.5μs = 64μs，由此可推知正常读/写或维持信息的时间为2000μs - 64μs = 1936μs。 例3.8 试说明存储系统是如何满足计算机系统对存储器高速度、大容量、低成本的要求的。
答：随着计算机技术的广泛应用及科学技术的发展，任何计算机系统对存储器的要求都是高速度、大容量、低成本。然而，这三项指标是相互矛盾的，在目前的工艺技术条件下不可能在一个存储器中同时满足。为了解决这个矛盾，逐渐形成了层次结构式的存储体系。各级存储器采用不同容量、不同速度，性能上相互补充的存储器构成一个存储系统的整体，各级存储器之间必要时需要进行信息交换，从而满足了不同应用的需要。图3.11是目前广泛采用的存储系统层次结构示意图。图中从上到下三个层次分别为高速缓冲存储器（Cache）、主存储器和辅助存储器。表3.2示出了三种类型存储器的性能。
CPU
Cache
辅助硬件
主存
辅助软硬件 辅存
图3.11 存储系统的层次结构图 表3.2 Cache，主存，辅存性能比较表
性能 速度 存储器 存放当前CPU运行中最可能频繁Cache 主存 辅存
高 中 低 小 中 大 SRAM DRAM 磁、光存储器 CPU直接访问 CPU直接访问 CPU不能直接访问 使用的程序段和数据，它们是主存中部分内容的复制 存放处于运行状态的程序和数据 存放暂时不执行的程序和数据，起32
容量 物理实现 与CPU的关系 功能