发布时间 : 星期五 文章自控数字电路实验讲义更新完毕开始阅读28df95fb4693daef5ef73d78
数字电路与逻辑设计实验
输出端Q3Q2Q1Q0=1111（此时CO=1）。这样，计数器从5开始计数，到15后回到5。由于74HC161为16进制，对模N计数器可利用预置（16-N）的方法实现。也可利用0~15中任一段11个状态来实现模11，如2~12，4~14等。
图4-6-3 预置补数法 ⑷计数器位数的扩展
74HC161为M16加计数器，要实现模数大于16计数器时，可将多片74HC161级联，进行扩展。 ① 用74HC161构成同步加计数器
图4-6-4为构成M166的同步加计数器的逻辑电路图。166的最大状态为165，二进制数
为10100101，需两片161。两片的CP端连在一起，接成同步状态；片Ⅰ的进位输出CO端接片Ⅱ的CTT、CTP ，保证片Ⅰ的Q3Q2Q1Q0由1111回到0000时，片Ⅱ加1。就是说，片Ⅰ每个CP脉冲进行加一计数，片Ⅱ每第16个CP脉冲进行加一计数。最后，在输出Q7Q6Q5Q4Q3Q2Q1Q0=10100101时，由两片的LD端回到0。
图4-6-4 74HC161构成M166同步加计数器 ② 用74HC161构成异步加计数器
图4-6-5为异步级联方式构成的M166加计数器，初始状态为0000。注意，片Ⅰ输出CO
经一非门后接片ⅡCP端。这样，只有当片Ⅰ由1111变成0000状态，使其CO由1变为0，片Ⅱ的P由0变1时，片Ⅱ才能计入一个脉冲。
图4-6-5 74HC161构成M166异步加计数器
13
数字电路与逻辑设计实验
2.同步十进制加法计数器74HC160
74HC160的管脚图见附录。功能同表3-5-2所示，它与74HC161的功能完全相同，但进
位输出CO=T. QA.QD。它是十进制计数器，当计数状态计到1001时，即产生进位输出，并重新由0000开始计数，并重新由0000开始计数，计数范围0~9。
图4-6-6为用两片74HC160构成60秒计时电路的连接图，初态为0000。
图4-6-6 74HC160构成60秒计时电路
3.四位二进制同步计数器74HC163
74HC163是二进制具有同步清0功能的M16加计数器。在CLR=0的情况下，输入一个CP脉冲后，计数
器才清0。
三、实验仪器及器件
⑴数字电子技术实验仪 ⑵万用表 ⑶示波器
⑷74HC160、74HC163、74HC00、74HC20
四、预习报告要求
⑴熟悉74HC160、74HC163（或161）的管脚排列及其工作原理； ⑵掌握集成计数器的使用方法。
五、实验内容
⑴验证74HC160的模10计数器的功能。
⑵用74HC160设计电路。用预置数法实现模6计数器。绘出逻辑电路图并用实验验证其正确性。 ⑶用74HC160设计电路。用反馈清零法实现模26计数器。绘出逻辑电路图并用实验验证其正确性。 ⑷用74HC161设计电路。用反馈清零法实现模26计数器。绘出逻辑电路图并用实验验证其正确性。 ⑸思考题：脉冲序列发生器设计。用74HC160计数器和74HC151八选一数据选择器设计一个脉冲序列发生器，使其在一系列脉冲的作用下，输出端能周期性的输出0010110111的脉冲序列。
六、实验报告要求
按照“五.实验内容”的要出设计的全过程，画出电路逻辑图，记录实验结果；
实验五 MSI移位寄存器及555定时器的应用 实验性质：设计性
一、实验目的
⑴掌握移位寄存器的工作原理及其应用； ⑵掌握555定时器的工作原理及其应用； ⑶掌握数字系统的综合设计能力。
14
数字电路与逻辑设计实验
二、实验原理 1.移位寄存器
具有移位功能的寄存器称为移位寄存器。按功能分，可分为单向移位寄存器和双向移位寄存器两种；按输入与输出信息的方式分，有并行输入并行输出，并行输入串行输出，串行输入并行输出，串行输入串行输出及多功能方式五种。
在使用MSI 移位寄存器时，可根据任务要求，从器件手册或有关资料中，选出合适器件，查出该器件功能表，掌握其器件功能特点，就可以正确地使用。
下面对常用的移位寄存器74194作简单介绍。 １. 四位双向通用移位寄存器74HC194
74HC194是四位并行存取双向移位寄存器，其管脚图见附录。功能表如表4-7-1所示。 其中，S1 、S0为控制端，控制方式如上表所示。由功能表可知，该移位寄存器具有左移、右移、并行输入数据、保持及清除等五种功能。
表4-7-1 74HC194功能表 输入 输出 清除 时钟 模式 串行 并行 QA QB QC QD S1 S0 左 右 A B C D 0 X X X X X X X X X 0 0 0 0 1 L X X X X X X X X QA0 QB0 QC0 QD0 1 1 1 X X a b c d a b c d 1 0 1 X 1 X X X X 1 QAN QBN QCN 1 0 1 X 0 X X X X 0 QAN QBN QCN 1 1 0 1 X X X X X QBn QCn QDn 1 1 1 0 0 X X X X X QBn QCn QDn 0 1 0 0 X X X X X X QA0 QB0 QC0 QD0 说明：a、b、c、d=输入A、B、C或D端相应的稳定态输入电平。 QA0 QB0 QC0 QD0=在规定的稳态输入条件建立之前，QA、、QB QC QD 相应的电平。 QAN QBN QCN=在最近的时钟上升沿跳变之前QA、、QB QC 相应的电平。 ２. 四位双向通用移位寄存器74HC194的应用举例 ⑴移位寄存器的级联
为了增加移位寄存器的位数，可在CP移位脉冲的驱动能力范围内，将多块移位寄存器级联扩展，以满足字长的要求。
图4-7-1所示为两块移位寄存器74194的级联连接图。其功能与单个移位寄存器的功能类似。
图4-7-1 多位移位寄存器的级联
15
数字电路与逻辑设计实验
当S0S1=11时，在CP脉冲正沿作用下，D0 ~ D7 的数据被送到Q0 ~Q7的输出端，移位寄存器完成置数功能。 当S0S1=01时，移位寄存器完成左移操作功能。当第八个CP脉冲到来时， Q7 ~ Q0 全部变为“0”。 当S0S1=10时，移位寄存器完成右移操作功能。当第八个CP脉冲到来时， Q0~ Q7 全部变为“1”。 当S0S1=00时，移位寄存器处于保持状态。
将Q0接DSL，RD=1，取Q3Q2Q1Q0中只有一个1的循环为主循环，即D3D2D1D0=0001。取M1=1，M0先为1，实现并入功能：Q3Q2Q1Q0= D3D2D1D0=0001，然后令M0=0，则随着CP脉冲的输入，电路开始左移环形移位操作，其主循环状态图和波形图分别如图4-7-2 (b)、(c)所示。
从图4-7-2（b）中可以看出，4个触发器可以形成4个状态，可以做模4计数器。当环形计数器主循环有n个触发器时，模数就为n。从图4-7-2（c）中可以看出，在Q3Q2Q1Q0中只有一个高电平1（也可以只有一个低电平0）依次输出，形成一种节拍脉冲波形，节拍的高电平宽度为一个CP周期。这种电路也称节拍发生器。
（a） 电路图
(c)主循环波形图
(b) 主循环状态图
图4-7-2 74HC194构成的环形左移移位寄存器 ⑵构成环形计数器
环形计数器实际上就是一个环的移位寄存器。根据初态设置的不同，这种电路的有效循环常常是循环移位一个“1”或一个“0”。图4-7-2是由四位移位寄存器74194构成的环形左移移位寄存器的逻辑电路图。 ⑶构成扭环形计数器
74HC194构成的右扭环形计数器的电路图图4-7-3(a)所示，是把Q3接非门后再接右移串入端DSR（若将 Q0接DSL，则构成左扭环形计数器）。4-7-3(b)为右扭环形计数器的状态图。从状态图中可以看出，4个触发器构成扭环计数器时，主循环有8个状态，即n个触发器，扭环计数器为模2n。在触发器个数相同时，模数比环形计数器提高一倍。
（a）电路图
16