发布时间 : 2024/6/1 13:08:21 星期六 文章Allegro教程-17个步骤更新完毕开始阅读1e852a244631b90d6c85ec3a87c24028915f8584

Sym Pin#:

以元件某一管脚。 六.元件布局

布局时,应根据原理图,将同一模块的器件放到一起,而后再根据连接长度最短的原则将同一模块内的器件摆至最短且最美观为止.再根据鼠线和整块板子的信号流动方向进行布局.

在Allegro中布局之时，BGA须以25倍（针对Pin间距为50mil而言）的栅格布局。

注意:

1.\周围5mm内无其他器件 2.压接件周围5mm内无其他器件 3.有极性插装件X,Y方向尽量一致 4.板边5mm为禁布区 七.电源地层分割 1.画ROUTE KEEPIN:

Setup→Area→Route Keepin→在右边Options下,设置成Route Keepin,All→画框

应注意此步不能缺少,否则后面无法赋电源地网络. 2.画分割线

将同一层中要分割的不同网络用不同颜色高亮

9 / 19

Add →Line→在右边Options下,设置成Antietch,以及要分割的层→画线将不同网络分割开

3.给电源地层的网络赋属性 例如:

将VCC,VDD,GND分配到电源地层.

Edit→Properties→从右侧Find中选Net,More→将VCC,VDD,GND选中→Apply→赋予No Rats,Route to Shape属性→结束Edit Property编辑状态.

4.将网络分配到相应区域:

Edit→Split Plane→Set Parameter(一切都OK) Edit→Split Plane→Creat 十.打电源地 进入SPECCTRA

1.选择打电源地过孔类型,Select→Vias For Routing→By list...→选择所需类型,Apply

2.Autoroute→ Setup... →Set Wire Grid...→X Grid和Y Grid都设为 0.1→Apply→OK

Autoroute→Setup... →Set Wire Grid...→X Grid和Y Grid都设为 0.\ 十一.\走线

1.改变当前缺省走线过孔,Setup→Constraints→PhysicalRuleSet→CurrentVia List中的排在第一位的过孔类型就是当前缺省的过孔类型,将其删除,则原来排在第二未的过孔类型就变成了缺省.只需再加上删除的过孔类型,则其将排在最后.

10 / 19

2.在Allegro中,Route→Connect则会在右侧出现走线的各种条件设置,包括线宽和过孔类型.在最下面有两个选项,Snap to Connect Point,Replace Etch,前者一般不选,否则有可能走不出想要走出的形状,后者应该选中.

3.有时走完线后发现报告冲突,说Line to SMD违反contraints,而此line和SMD属于同一个网络,此时应该将Setup→Contraints...→Spacing RuleSet→Set Value...→Same Net Drc设置成off

注:

1.\板边3mm不准走线

4在Allegro中拷贝同时拷贝多条相同走线的方法

要想同时拷贝多条线,必须要保证元器件之间距离严格匹配,不能存在一点偏差,因为在Allegro中可以存在孤岛式的走线,所以如果不匹配,仍可以把线拷贝上,但会认为是并未连接上,只把其作为单独一条线.

用information获得两组相同布局中相同位置管脚的坐标,例:

已布线部分中管脚1坐标为(x1,y1),未布线部分中相同管脚坐标为(x2,y2) 选择Copy状态→点击鼠标右键→选TempGroup→用鼠标选中所有将要拷贝的线→点击鼠标右键→选Compelete→键入x x1,y1设置拷贝原点→键入x x2,y2将线拷贝至所需位置→点击鼠标右键→选Done十二.\调整冲突十四.\检查修改

同时，有一部分错误是可以忽略的，要仔细加以区分，最好只显示布线层的错误

(一) Tools→Reports...→选取Summary Drawing Report→Run→查看Connection Statistics中内容,最终目标:

Already Connected与Connections相等,Missing Connections等于0,Dangling Connections等于0,Connections等于100%.

1.若Already Connected小于Connections,说明存在半截线,此时应将所有赋了No Rats属性的网络都取消该属性

11 / 19

(Edit→Properties...)→Display→Colout/Visibility→在GlobalVisibility中选取AllInvisible→设置Group/Display中的Ratnest颜色为显眼的颜色→

观察图中飞线的位置,发现后通过右侧的Visibility打开相应层进行修改. 2.若Dangling不等于0,说明有的走线多出一截,形成了小天线,则应看LogFile文件,File→File Viewer...→dangling_lines.log→记下坐标→用X横坐标纵坐标定位进行修改十五.\调整丝印

设置丝印标准:

Setup→Text Sizes...可以设置四种标准 LinePhoto BlkWidthHeight SpaceWidth 148 26460 8020 30 40 60000 0Char Space00020

选Block1的字体,如果空间足够大,则选Block2的字体,左至右自下至上的原则.丝印一定不能上焊盘.十六.\写标注文字,做光绘

1.光绘文件命名方式详见PCB设计文件命名表

12 / 19