发布时间 : 星期一 文章最新计算机组成原理答案(张功萱等编著)终极完整版更新完毕开始阅读13c25e276beae009581b6bd97f1922791788be7e
精品文档
理 ⑤ 舍入处理
（5） 在浮点运算过程中，如果运算结果的尾数部分不是 ① 形式，则需要进行规格化处理。设尾数采用补码表示形式，当运算结果 ② 时，需要进行右规操作；当运算结果 ③ 时，需要进行左规操作。
答：① 规格化 ② 溢出 ③ 不是规格化数
（6） 将两个8421BCD码相加，为了得到正确的十进制运算结果，需要对结果进行修正，其修正方法是 ① 。
答：① 两个8421码相加后，若相加的和数＜10，则不需修正，按二进制规
则相加的结果就是正确的8421码的和数；若相加的和数≥10，则需在二进制相加的结果上加“0110”进行修正。
（7） 浮点运算器由 ① 和 ② 两部分组成，它们本身都是定点运算器，其中①要求能够进行 ③ 运算；②要求能够进行 ④ 运算。
答：① 阶码部件 ② 尾数部件 ③ 加减 ④ 加减乘除
（8） 设有一个16位的数据存放在由两个8位寄存器AH和AL组成的寄存器AX中，其中数据的高8位存放在AH寄存器中，低8位存放在AL寄存器中。现需要将AX中的数据进行一次算术左移，其操作方法是：先对 ① 进行一次 ② 操作，再对 ③ 进行一次 ④ 操作。
答：① AL ② 算术左移 ③ AH ④ 带进位循环左移
3.23 是非题
（1）运算器的主要功能是进行加法运算。 ×
（2）加法器是构成运算器的主要部件，为了提高运算速度，运算器中通常都采用并行
加法器。 √
（3）在定点整数除法中，为了避免运算结果的溢出，要求|被除数|＜|除数|。 √
（4）浮点运算器中的阶码部件可实现加、减、乘、除运算。 ×
（5）根据数据的传递过程和运算控制过程来看，阵列乘法器实现的是全并行运算。 √
（6）逻辑右移执行的操作是进位标志位移入符号位，其余数据位依次右移1位，最低位移入进位标志位。×
第四章 作业解答
4.1 静态MOS存储器与动态MOS存储器存储信息的原理有何不同？为什么动态MOS存储器需要刷新？一般有哪几种刷新方式？
答：静态MOS存储器利用一个双稳态触发器存储一个二进制位，只要不断电就可以保持其中存储的二进制数据不丢失。
动态MOS存储器使用一个MOS管和一个电容来存储一位二进制信息。用电容来存储信息减少了构成一个存储单位所需要的晶体管的数目。
由于动态MOS存储器中的电容会产生漏电，因此DRAM存储器芯片需要频繁的刷新操作。 动态存储器的刷新方式通常有： 精品文档
精品文档
集中式刷新方式、分散式刷新方式、异步式刷新方式
4.2 某一64K×1位的动态RAM芯片，采用地址复用技术，则除了电源和地引脚外，该芯片还应有那些引脚？各为多少位？
解：地址线：采用地址复用技术，可为16/2＝8位 数据线：1位；读写线WR/：1位；片选信号CS：1位 或 行选通信号RAS：1位；列选通信号CAS：1位
4.6 假设某存储器地址长为22位，存储器字长为16位，试问： （1）该存储器能存储多少字节信息？ （2）若用64K×4位的DRAM芯片组织该存储器，则需多少片芯片？
（3）在该存储器的22位地址中，多少位用于选片寻址？多少位用于片内寻址？ 答：（1）该存储器可存储222×2＝223＝8MB的信息。 （2）需要芯片 222×16/64×210×4＝28＝256
（3）22位地址中，16位用于片内寻址，6位用于选片寻址。
4.7某8位计算机采用单总线结构，地址总线17根（016?A，16A为高位），数据总线8根双向（07?D），控制信号WR/（高电平为读，低电平为写）。已知该机的I/O设备与主存统一编址，若地址空间从0连续编址，其地址空间分配如下：最低16K为系统程序区，由ROM芯片组成；紧接着48K为备用区，暂不连接芯片；接着60K为用户程序和数据空间，用静态RAM芯片组成；最后4K为I/O设备区。现有芯片如下：
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y6 Y7 D0-D7 D0-D7 A13-A0 A13-A0 CS OE CS WE A B C A B C F & 3-8译码器 16KBRAM 16KBROM EN
ROM：16k×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。 静态RAM：16K×8位，其中CS ：为片选信号，低电平有效，WE：为写控制信号，低电平写，高电平读。
译码器：3—8译码器。输出低电平有效。 与非门：扇入系数不限。
试画出主存芯片连接的逻辑图并写出各芯片地址分配表（假设存储器从0连续进行编址）。 答：⑴ 共需5片，其中1片16K×8 ROM，4片16K×8 SRAM ⑵ 各芯片地址分配表
00000H ～ 03FFFH 系统程序区 16KB 04000H ～ 0FFFFH 备用区 48KB
10000H ～ 1EFFFH 用户程序区和数据空间 60KB 1F000H ～ 1FFFFH I/O设备区 4K
0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 A16A15A14＝000 ROM 1片 0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 备用区
1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 A16A15A14＝100 16KRAM 第1片 1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 A16A15A14＝101 16KRAM 第2片 1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 A16A15A14＝110 16KRAM 第3片
1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 A16A15A14＝111 A13A12≠11 12KRAM 第4片
1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 A16A15A14＝111 A13A12＝11 4K I/O设备区 0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 00000H ～ 03FFFH 0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 04000H ～ 0FFFFH 1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 10000H ～ 13FFFH 1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 14000H ～ 17FFFH 1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 18000H ～ 1BFFFH 精品文档
精品文档
1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 1C000H ～ 1EFFFH 1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 1F000H ～ 1FFFFH ⑶ 主存芯片与CPU的连接逻辑图
ROM RAM RAM RAM RAM A13～A0 R/W 3—8译码器 MEMR EN A16 A15 A14 C B A D7～D0 A13 A12
4.9 已知某8位机的主存采用4K×4位的SRAM芯片构成该机所允许的最大主存空间，并选用模块板结构形式，该机地址总线为18位，问：
（1）若每个模块板为32K×8位，共需几个模块板？
（2）每个模块板内共有多少块4K×4位的RAM芯片？请画出一个模块板内各芯片连接的逻辑框图。
（3）该主存共需要多少4K×4位的RAM芯片？CPU如何选择各个模块板？ 答：
（1）主存总容量 218×8＝256K×8，∵每个模块板为32K×8位，∴ 共需256K/32K＝8个模块板。
（2）每个模块板内共有32K×8位/4K×4位＝16片RAM芯片。 一个模块板内各芯片连接的逻辑框图：
RAM0 RAM1 RAM2 RAM3 RAM4 RAM7 A11～A0 R/W 3—8译码器 A14 A13 A12 D7～D0 MEMR EN C B A ? ? D7～D4 D3～D0 RAM0 RAM1 RAM2 RAM3 RAM4 RAM7 ?
（3）该主存共需要16×8＝128片4K×4位的RAM芯片。用地址高3位，通过3－8译码器形成各模板选择信号。
4.10 64K×1位DRAM芯片通常制成两个独立的128×256阵列。若存储器的读/写周期为
0.5μs，则对集中式刷新而言，其“死区”时间是多少？如果是一个256K×1位的DRAM芯片，希望能与上述64K×1位DRAM芯片有相同的刷新延时，则它的存储阵列应如何安排？ 解：⑴ 两个独立的128×256阵列共128×2＝256行，读/写周期为0.5μs 对集中式刷新而言，其“死区”时间为：256×0.5μs＝128μs
⑵ 要求256K×1位的DRAM芯片与64K×1位DRAM芯片有相同的刷新延时，则存储阵列的行数应一致，即为256行，所以256K×1位的DRAM芯片的存储阵列应安排为256×1024，即分为两个独立的128×1024的阵列。
4.11 某磁盘组有16个数据记录面，每面有256个磁道，每个磁道分为16个扇区，每个扇区包括512字节，已知磁盘内磁道直径为10英寸，外磁道直径为14英寸，转速为3600r/min， 磁头平均定位时间为15ms，求：
（1）该磁盘组最大存储容量是多少？
（2）该磁盘组最大位密度、磁道密度是多少？ （3）该磁盘的平均存取时间、数据传输率是多少？
答：（1）该磁盘组最大存储容量是：C＝n×T×S×B＝16×256×16×512B＝32MB＝225B （2）最大位密度 16×512×8/10π＝2087位/英寸＝2087bpi 磁道密度256/（14/2－10/2）＝256/2＝128道/英寸＝128 tpi （3）平均存取时间
数据传输率：Dr＝16×512×8×3600/60＝3932160bit/s＝491520B/秒＝480KB/s 平均等待时间：60/（3600×2）＝8.3ms 平均存取时间：8.3＋15＝23.3 ms
考虑：启动延迟＋传送一个扇区数据所需的时间。启动延迟未给，忽略。 传送一个扇区数据所需的时间＝512B/480KB≈1.042ms 平均存取时间：8.3＋15＋1.042≈24.3ms
4.12 若某机磁盘子系统共有4台驱动器，每台驱动器装有与上述磁盘组相同的磁盘组，请设精品文档
精品文档
计该磁盘子系统的地址格式。 答： 17 16 15 8 7 4 3 0
驱动器号（2位） 圆柱面号（8位） 盘面号（4位） 扇区号（4位）
补充题：
1. 请用2K×8bit的SRAM设计一个8K×32bit的存储器，并画出存储器与CPU的连接原理图。 要求：⑴ 存储器可以分别被控制访问8，16，32位数据，控制信号B1B0由CPU提供： 当B1B0＝00时访问32位数据； 当B1B0＝01时访问16位数据； 当B1B0＝10时访问8位数据。
⑵ 存储芯片地址按交叉方式编址。 ⑶ 满足整数边界地址的安排。
解：⑴ 共需芯片 4×4＝16片。其中字扩展为4组，位扩展为4片。
共需15根地址线，其中：用A1A0控制位扩展的各片，片内地址A12～A2，高位A14A13作为字扩展各组片选信号。
2K×8(1) 2K×8(2) 2K×8(3) 2K×8(4) CS3 CS2 CS1 CS0 D32~ D24 D23~ D16 D15~ D8 D7~ D0 A12~A2 ⑵ 设每组中数据位数从高到低依次为第一片→第四片。 选中第一片时，C＝1，选中第二片时，D＝1， 选中第三片时，E＝1，选中第四片时，F＝1， 有下列逻辑关系： B1B0A1A0 CDEF 说明 0000 1111
访问32位数据 0001 0000 不访问 0010 0000 不访问 0011 0000 不访问 0100 0011 精品文档